張達億，張楠

（西安石油大學電子工程學院，西安710065）

0 引言

DSP芯片因其運算能力強、實時性高、功耗低、外設豐富等眾多特點，被廣泛應用于智能儀器儀表、工業(yè)控制、軍事、消費電子等領域[1]。本文設計的基于DSP的高速數(shù)據(jù)采集與存儲系統(tǒng)，以浮點型DSP芯片TMS320F28335為核心控制器，通過其外部存儲器接口XINTF擴展高速大容量SRAM，采用DMA傳送方式，將ADC采集轉換完成的數(shù)據(jù)傳遞給SRAM。本系統(tǒng)選用浮點型DSP，以提高應用FFT，F(xiàn)IR，IIR等工控算法時浮點運算的速度與精度；外擴SRAM，以解決某些大數(shù)據(jù)量處理場合DSP內(nèi)部存儲空間不足的問題；通過DMA方式傳送ADC采集轉換數(shù)據(jù)，以解決CPU采用中斷響應和查詢方式傳送數(shù)據(jù)時，資源消耗大、傳送效率低等問題[2]。

1 系統(tǒng)設計方案

系統(tǒng)設計方案如圖1所示，采用TMSF28335為核心控制器，所需采集的模擬信號經(jīng)過調理電路后，再進入DSP片上的ADC模塊，每采集完一個序列，觸發(fā)DMA模塊將轉換后的數(shù)據(jù)傳送到外擴存儲器SRAM中。

圖1 系統(tǒng)設計方案

1.1 TMS320 F28335簡介

TMS320F28335芯片采用哈佛總線結構模式，擁有獨立的程序空間和數(shù)據(jù)空間，可并行訪問這兩個空間。采用低功耗設計，I/O電壓為3.3V，內(nèi)核電壓為1.8V。其主頻最高可達到150MHz，片內(nèi)集成32位單精度FPU（浮點運算單元，F(xiàn)loat Point Unit），可在硬件上實現(xiàn)浮點數(shù)的快速運算。并具備SPI（串行外設接口，Serial Peripheral Interface），SCI（串行通信接口，Seri?al Communication Interface），CAN（控制器局域網(wǎng)絡，Controller Area Network）等通信接口，可與其他電子系統(tǒng)進行實時通信。片內(nèi)集成16通道12位分辨率的ADC，采樣頻率最高可達 12.5msps（百萬次/秒）；6個DMA通道，均基于事件觸發(fā)，每個通道擁有獨立的觸發(fā)源。通過DSP的外部存儲器接口XINTF可以實現(xiàn)SRAM，F(xiàn)lash，ADC等模塊的擴展[3]。

1.2 DMA模塊特點

TMS320F28335內(nèi)部的6個DMA通道，均可通過ADC模塊的排序器中斷，CPU定時器溢出中斷，外部中斷等事件觸發(fā)，可在DSP內(nèi)部的L4～L7 SARAM，所有XINTF外擴空間，ADC結果寄存器等存儲區(qū)域之間傳送數(shù)據(jù)，并支持16位或32位字長數(shù)據(jù)。

DMA模塊工作有三種工作方式：

（1）BURST傳送：一次數(shù)據(jù)傳送的最小單位，事件觸發(fā)信號到來時，該傳送方式啟動。

（2）TRANSFER傳送：定義了一次數(shù)據(jù)傳送過程中包含BURST傳送的次數(shù)即定義了傳送數(shù)據(jù)總量，當傳送完成執(zhí)行DMA中斷。

（3）WRAP傳送：可實現(xiàn)數(shù)據(jù)的循環(huán)傳送，當BURST傳送次數(shù)與設定值相等，發(fā)生地址返回。

DSP與SRAM硬件接口設計

本設計選用的SRAM芯片為IS61LV256AL，該芯片由3.3V單電源供電，其讀寫速度快，時序操作簡單，容量大小為256K×16位，可滿足大容量數(shù)據(jù)的快速存取。TMS320F28335擁有三個XINTF存儲區(qū)域ZONE0，ZONE6，ZONE7，每個區(qū)域都有一個片選信號線，當對某個區(qū)域進行讀/寫操作時片選信號拉低。并且這三個存儲區(qū)域均與片上DMA模塊連接，支持DMA讀寫方式[4]。本設計選用ZONE7擴展SRAM，ZONE7地址范圍為0x200000～0x300000，空間大小為1M×16位，可滿足SRAM的擴展。硬件連接圖如圖2所示。其中DSP的ZONE7的片選線（XZCS7），讀選通線（XRD），寫選通線（XWE0）分別與SRAM的片選線（CE），輸出使能線（OE），寫使能線（WE）連接，實現(xiàn)對讀/寫操作的控制；DSP低19位地址總線XA0～XA18與SRAM的地址線A0～A18連接，實現(xiàn)地址的傳送；DSP低是16位數(shù)據(jù)總線 XD0～XD15與SRAM的 I/O0～I/O15連接[4]，實現(xiàn)數(shù)據(jù)的傳送。

2 軟件設計

本設計通過DSP的ePWM模塊觸發(fā)ADC進行數(shù)據(jù)的采集轉換，轉換完成后ADC產(chǎn)生的排序器中斷事件觸發(fā)DMA模塊，完成采集數(shù)據(jù)的傳送[5]。下面對ADC模塊軟件設計和DMA模塊軟件設計進行介紹。

2.1 ADC模塊軟件設計

首先復位ADC模塊，設置工作方式為雙序列模式，采用順序采樣，并設置ADC模塊的時鐘頻率。然后定義最大采樣通道數(shù)，通道采樣順序，并清除中斷標志位。接著設置中斷模式為每完成一個序列轉換產(chǎn)生SEQ1中斷，并使能SEQ1中斷，清除中斷標志位。最后使能EPWM_SOCA觸發(fā)ADC模塊。

圖2 DSP與SRAM硬件連接圖

部分程序如下：

2.2 DMA模塊軟件設計

TMS320F28335的ADC結果寄存器是雙重映射的，但只有映射在外設幀0的ADC結果寄存器支持DMA直接訪問，且本系統(tǒng)將SRAM映射到DSP的ZONE7空間0x200000～0x23FFFF。因此DMA通道初始化時將源地址設置為映射在外設幀0的ADC結果寄存器地址（0x0B00～0x0B0F），目的地址設置為DSP外擴 SRAM 的地址(0x200000～0x23FFFF)[6]；DMA 觸發(fā)方式設置為SEQ1中斷單次觸發(fā)，即每次中斷觸發(fā)信號啟動一次BURST傳送；每次BURST傳送8個16位的字，并設置傳送方式為多幀模式；每傳送一個字后，源地址和目的地址指針加1；每完成一次BURST傳送，源地址指針回繞到初始地址，目的地址指針加1；傳送完成后產(chǎn)生DMA中斷。

3 實驗結果

通過采集頻率為2KHz，幅值為0.5～2V的正弦波信號對該系統(tǒng)進行測試。將存儲到SDRAM的數(shù)據(jù)通過集成開發(fā)環(huán)境CCS的圖像觀察工具Graph觀察數(shù)據(jù)波形如圖3所示。由于電路中噪聲的影響導致采樣波形中存在毛刺，后期可采用濾波算法對其進行處理。

圖3 采樣波形圖

4 結語

本文提出的基于DSP的高速數(shù)據(jù)采集與存儲系統(tǒng)，有效利用了DSP的硬件資源，通過片上集成的ADC、DMA和XINTF等模塊完成數(shù)據(jù)采集與存儲工作，提高了系統(tǒng)的執(zhí)行效率，并簡化了軟件程序設計和硬件電路設計難度。本系統(tǒng)可應用在高速大數(shù)據(jù)量場合，如高頻震動測試、波形記錄、圖像采集等，并可集成工控算法對數(shù)據(jù)進行實時處理分析，具有一定的實用價值。

[1]何園濤,李瑞君,馮建,等.基于DSP芯片的高精度恒溫控制系統(tǒng)設計[J].儀表技術與傳感器,2017,(1):70-73.

[2]何瓊,陳鐵,程鑫.DMA在高速實時數(shù)據(jù)采集系統(tǒng)中的應用[J].儀表技術與傳感器,2012(3):49-52.

[3]符曉,朱洪順.TMS320F2833x DSP應用開發(fā)與實踐[M].北京航空航天大學出版社,2013.

[4]張文磊,趙洪亮.基于TMS320F28335的高速數(shù)據(jù)采集電路設計[J].電子設計工程,2013,21(17):77-79.

[5]張偉,王孝紅,申濤.基于DSP的McBSP與DMA結合的音頻數(shù)據(jù)采集的實現(xiàn)[J].信息技術與信息化,2010(1):60-62.

[6]廖傳書,管璞.基于DSP的DMA嵌入式圖像采集系統(tǒng)設計[J].武漢理工大學學報(信息與管理工程版),2006,28(7):125-128.