摘 要 英特爾X86嵌入式平臺在各行各業(yè)中廣泛使用，X86技術(shù)開發(fā)的產(chǎn)品需求越來越多，Intel設(shè)計文檔與開發(fā)資料也特別的全面，這就需要從系統(tǒng)硬件的原理圖設(shè)計，布局設(shè)計到系統(tǒng)測試等作出指導(dǎo)，為英特爾平臺的硬件設(shè)計提供詳細(xì)參考，幫助開發(fā)人員很快熟悉X86平臺，節(jié)省寶貴的開發(fā)時間與項目成本。

【關(guān)鍵詞】英特爾 X86 嵌入式 設(shè)計流程

技術(shù)發(fā)展日新月異，如何能夠快速提供完整的解決方案，正成為現(xiàn)代高新技術(shù)企業(yè)的主要挑戰(zhàn)。這就要求開發(fā)團(tuán)隊進(jìn)行詳細(xì)的研究并深刻理解實際需求，進(jìn)行需求分析，比如產(chǎn)品各項性能指標(biāo)、產(chǎn)品功能要求、測試認(rèn)證需求、項目成本目標(biāo)等，進(jìn)一步明確設(shè)計任務(wù)。英特爾產(chǎn)品線比較廣泛，針對設(shè)計任務(wù)和要求，學(xué)習(xí)平臺資料進(jìn)行評估，設(shè)計可靠合理、經(jīng)濟(jì)可行的方案時需要特別注意Intel平臺各項功能參數(shù)與實際需求相符合，具體需要參考英特爾產(chǎn)品文檔資料。

1 英特爾平臺文檔資料名詞術(shù)語

1.1 外部設(shè)計規(guī)范EDS（External Design Specification）

這份設(shè)計文檔包含了該平臺支持參考設(shè)計中的使用和實現(xiàn)的資料，幫助客戶設(shè)計使用英特爾的產(chǎn)品。還包含了使用特定的Intel組件的性能指標(biāo)或系統(tǒng)設(shè)計的設(shè)計信息，以及Intel處理器核心、圖形、內(nèi)存控制器、總線信號描述、系統(tǒng)內(nèi)存匹配、總線接口數(shù)量、電氣特性、封裝信息、時鐘分配、芯片對電壓的要求、以及上電順序和輸入/輸出接口等具體信息。

1.2 平臺設(shè)計指南PDG（Platform Design Guide）

設(shè)計指南包含的信息支持參考設(shè)計的使用和實現(xiàn)的信息，幫助客戶設(shè)計使用英特爾的產(chǎn)品。還包含了使用特定的Intel組件的PCB板布局和板級系統(tǒng)設(shè)計的設(shè)計信息與設(shè)計建議，具體到CPU和芯片的每一種接口的接線與布線建議，如DDR拓?fù)浣Y(jié)構(gòu)、DMI、DDI、DSI、SATA、PCIe、USB等；Design Guide中也會有平臺中電源分配與上電順序設(shè)計指導(dǎo)等以及對PCB疊層、走線、接口、等長、過孔等做出詳細(xì)的規(guī)范和要求。

1.3 客戶參考設(shè)計原理圖CRB（Customer Reference Board schematic）

客戶參考板原理圖描述了一個Intel完整產(chǎn)品的特性，包含了特定產(chǎn)品客戶參考板的原理圖設(shè)計，會把Intel對應(yīng)平臺的各個總線接口連接出來，通過調(diào)試即可實現(xiàn)系統(tǒng)功能，包括系統(tǒng)框架圖、電源方案、時鐘、平臺上電順序、電源管理、詳細(xì)原理圖實現(xiàn)到具體的元器件連接等。

1.4 客戶參考設(shè)計布局文檔（Customer Reference Board file）

客戶參考板布局文件是針對目標(biāo)系統(tǒng)設(shè)計的一個布局文件。與客戶參考設(shè)計原理圖相一一對應(yīng)的，使用參考客戶參考板用戶指南、客戶參考測試計劃和客戶參考系統(tǒng)設(shè)計。

1.5 平臺布局檢查表（Layout checklist）

布局檢查表是審查設(shè)計指南并實現(xiàn)一個系統(tǒng)布局設(shè)計重要環(huán)節(jié)，由大局到細(xì)節(jié)的與相關(guān)的平臺設(shè)計指南一起配合使用的，具體的每個總線接口都有詳細(xì)的要求和說明，比如說高速總線布線、過孔數(shù)量、時鐘分配、特性阻抗、長度限制等檢查可能發(fā)生的問題點(diǎn)，增強(qiáng)主板的穩(wěn)定性能。

1.6 原理圖檢查表（schematic design checklist）

原理圖檢查表是一份產(chǎn)品設(shè)計原理圖需要審查的項目清單和列表，原理圖推薦設(shè)計與指導(dǎo)，可自查與CRB原理圖的接線區(qū)別與問題。檢查有關(guān)芯片周邊信號的連接、高速信號的連接、電源狀態(tài)、時鐘分配，未使用總線接口屏蔽注意事項，在原理圖設(shè)計中常常與外部設(shè)計規(guī)范EDS配合使用。

2 項目設(shè)計

在實際項目設(shè)計前期，要進(jìn)行需求分析和明確開發(fā)任務(wù)。設(shè)計人員需要及時聯(lián)系Intel的技術(shù)支持工程師了解產(chǎn)品路線圖，結(jié)合項目實際需求，一起討論平臺的芯片方案；開發(fā)調(diào)試階段的調(diào)試工具種類和使用文檔，明確項目開發(fā)計劃及時間表；同步申請Intel CRB參考設(shè)計板進(jìn)行先期調(diào)試與評估，以縮短產(chǎn)口開發(fā)周期，提前獲得Intel的技術(shù)支持和設(shè)計資源。當(dāng)然，參考EDS及其他文檔的特性指標(biāo)過程中，也需要進(jìn)行初期產(chǎn)品軟件實現(xiàn)可行性研究，如與BIOS/OSV廠家討論SW開發(fā)與設(shè)計，MCU的實現(xiàn)與系統(tǒng)配合，OS與driver的功能實現(xiàn)，系統(tǒng)散熱方案的選擇等。結(jié)合項目需求，開始準(zhǔn)備設(shè)計文檔和設(shè)計方案，需要先進(jìn)行系統(tǒng)架構(gòu)設(shè)計，畫出系統(tǒng)框圖與相關(guān)設(shè)計部門討論實現(xiàn)，整理出電源分配、時鐘、上電時序及復(fù)位、中斷、調(diào)試等單元構(gòu)思框圖，結(jié)合Intel平臺客戶參考設(shè)計原理圖CRB，進(jìn)行器件選型和單元方案實現(xiàn)到整體方案的制定。需要參考PDG，EDS，CRB等文檔，特別注意芯片的工作電壓、工作頻率、系統(tǒng)時序和整體功耗等，滿足系統(tǒng)設(shè)計需求。

在原理圖繪制階段，首先參考Intel芯片庫文件，做到原理圖排版清晰合理，版面排列均勻，學(xué)習(xí)EDS文檔中各組信號描述：系統(tǒng)內(nèi)存、總線接口、電氣特性以及上電順序（此為平臺上電設(shè)計的重要基礎(chǔ)），從EDS中查閱相關(guān)信息，并參考CRB根據(jù)平臺各主要功能模塊對時序的要求匯整后進(jìn)行定義項目平臺的上電時序；其次，結(jié)合項目功能需求，參考intel CRB原理圖設(shè)計，特別注意電源分配、時針安排、高速信號的連接等，原理圖初稿繪制后需要認(rèn)真與intel的原理圖檢查表（schematic design checklist）結(jié)合排查容易出錯的地方，特別是DDR、PCIe、USB、DDI等高速信號；然后，硬件開發(fā)人員需要及時與SW同事一起討論和準(zhǔn)備BIOS/Boot loader程序，為第一版打樣試產(chǎn)開機(jī)作好充分的準(zhǔn)備。當(dāng)然，選擇與繪制其他元器件也是一個重要組成部分，需要充分考慮后期的加工以及生產(chǎn)流程的方便性和元器的替代性?？梢酝缴暾圛ntel技術(shù)支持人員進(jìn)行項目原理圖的審查，結(jié)合檢查結(jié)果，召開原理圖設(shè)計小組進(jìn)行最終討論和修改，對功能、性能、冗余設(shè)計等客戶功能要求規(guī)格與標(biāo)準(zhǔn)與Intel平臺各項指標(biāo)相符合，以及工廠的可生產(chǎn)性、可調(diào)試性、可測試性進(jìn)行等，最終修改確定。

布局和PCB設(shè)計階段，需要及時與機(jī)構(gòu)/ID/EMI/RF/Power/thermal team合作，討論主要芯片的位置擺放問題，以滿足項目整體方案的設(shè)計需求。首先結(jié)合PCB疊層結(jié)構(gòu)，計算各組高速信號的PCB走線的寬度能否順暢，討論電源器件位置以及敏感元器件位置擺放，產(chǎn)生正式設(shè)計文檔；注意把I/O接口、溫度、時鐘元器件位置以及限高區(qū)域重點(diǎn)討論；其次，繪制PCB布局時需要選擇合理的疊層設(shè)計、把主要元器件排列均勻，做到高速信號布線順暢；要特別注意干擾源及敏感信號的屏蔽，各種不同功能模塊的供電要做到相對隔離；注意高速信號與電源的走線分配，避免相互干涉；合理規(guī)劃電源模塊布局與電源分配路徑，根據(jù)印制線路板電流的大小，盡量加粗電源線寬度，減少環(huán)路電阻。高速信號走線長度需要符合Intel規(guī)范，需要填寫PCB板上實際長度在等長表中檢查走線長度。合理規(guī)劃高速信號的參考平面及電源平面，特別注意DDR、DMI、DDI、DSI、SATA、PCIE、USB等高速信號的布線，以避免信號干擾和竄擾效應(yīng)；拉大高速信號和模擬信號之間的距離，盡可能地增大信號線間的距離，可以有效的減少容性串?dāng)_；應(yīng)盡量減小環(huán)路面積減小感性串?dāng)_。地線設(shè)計中，注意數(shù)字地對模擬地的噪聲干擾，可將數(shù)字地與模擬地分開、接地線應(yīng)盡量加粗、數(shù)字電路系統(tǒng)的接地線構(gòu)成閉環(huán)路，能提高抗噪聲能力。關(guān)注信號完整性的信號阻抗匹配、線寬走線均勻、線距保持合理；避免傳輸線的阻抗不連續(xù)性，減少使用樁線等。模擬信號，時鐘信號和溫度信號等敏感信號走線盡量短，并遠(yuǎn)離電源等干擾源。過孔數(shù)量及分布合理，尤其是高速信號的過孔數(shù)量不超過要求，可以參考CRB layout file， layout checklist和PDG。遵守英特爾參考設(shè)計文檔PDG，做到電源分配合理，時鐘走線得當(dāng)，DDR等高速信號沒有影響和被影響；后期，認(rèn)真與layout 對照檢查表一項一項的仔細(xì)排查，尤其是高速信號、等長、電源、EMI對策等部分。接近發(fā)板前期，可以邀請英特爾專業(yè)工程師同步進(jìn)行檢查，收到反饋結(jié)果后及時召開layout布局檢查會議，討論并修改后產(chǎn)生正式設(shè)計文檔進(jìn)行發(fā)版制作。

PCB制作期間需要同步檢查物料表，協(xié)調(diào)試生產(chǎn)排程，準(zhǔn)備首件測試計劃和調(diào)試工具軟件、調(diào)試設(shè)備。當(dāng)收到首片PCB時，首先進(jìn)行電源相關(guān)的開短路測試，確認(rèn)無誤后進(jìn)行上電測試，重點(diǎn)檢查電源時序、時鐘、reset等信號，對照英特爾平臺EDS中的上電時序要求，軟件硬件開發(fā)人員及時調(diào)整和解決不符合spec.要求的設(shè)計；接著power on 完成后，需要完成功能測試報告和信號完整性測試報告，然后進(jìn)行系統(tǒng)功耗與電源品質(zhì)測試、主要器件的兼容性和系統(tǒng)穩(wěn)定性測試；生成正式的測試報告和變更文檔以便后續(xù)相關(guān)問題的追溯。必要時可以尋求英特爾平臺應(yīng)用工程師在主板調(diào)試驗證方面的幫助。

根據(jù)首次試產(chǎn)后的測試結(jié)果，修改原理圖和布局設(shè)計，進(jìn)一步檢查物料上件的準(zhǔn)確性，同步解決工廠生產(chǎn)與功能測試相關(guān)的問題，形成設(shè)計文檔；在第二次試生產(chǎn)后，進(jìn)一步驗證系統(tǒng)功能的穩(wěn)定性，比如說高低溫，老化，跑長時間多次開關(guān)機(jī)等測試；及時解決相關(guān)測試部門發(fā)現(xiàn)的集中性問題。第三次打板后足夠臺數(shù)、次數(shù)的多次驗證系統(tǒng)穩(wěn)定性的同時，也需要在產(chǎn)品最終量產(chǎn)前，改善生產(chǎn)良率，比如說簡化設(shè)計，使用排組減少零件數(shù)量等，對工廠生產(chǎn)和測試過程中，遇到的集中性問題進(jìn)行解決直到開始量產(chǎn)出貨。

3 結(jié)束語

英特爾嵌入式平臺設(shè)計的目的是為了讓系統(tǒng)設(shè)備達(dá)到預(yù)期的功能，系統(tǒng)能夠更加穩(wěn)定的運(yùn)行，本文重點(diǎn)強(qiáng)調(diào)的Intel各個主要設(shè)計文檔的功能與內(nèi)涵，解決了X86開發(fā)工程師在設(shè)計嵌入式平臺過程中遇到的種種困惑以及給出了指導(dǎo)方案，在大部分的系統(tǒng)硬件設(shè)計過程中運(yùn)用可取得較好的項目成果，能夠縮短產(chǎn)品上市時間與開發(fā)資源。當(dāng)然，現(xiàn)代快節(jié)奏的產(chǎn)品開發(fā)周期，各種項目的要求也千差萬別，可以結(jié)合具體實際情況，有針對的選擇重點(diǎn)的開發(fā)方向。

本文在下面三個方面有所創(chuàng)新：

（1）總體概括X86硬件主要設(shè)計文檔，高效指導(dǎo)硬件工程師充分理解和掌握Intel芯片設(shè)計知識；

（2）指出X86硬件設(shè)計主要流程，結(jié)合Intel的技術(shù)規(guī)范，縮短產(chǎn)品開發(fā)周期；

（3）實際開發(fā)經(jīng)驗和驗證，指導(dǎo)硬件工程師設(shè)計穩(wěn)定可靠的產(chǎn)品。

參考文獻(xiàn)

[1]Eric Bogatin.信號完整性分析[M].電子工業(yè)出版社，2005.

[2]伍微.STEPHEN H.Hall，GARRETT W.Hall James A.McCall.高速數(shù)字系統(tǒng)設(shè)計-互連理論與設(shè)計實踐手冊[M].北京：機(jī)械工業(yè)出版社，2005.

[3]英特爾設(shè)計資源中心（Intel RDC）[J/OL]，https：//www-ssl.intel.com/content/www/us/en/design/resource-design-center.html

作者簡介

陳杰（1980-），男，江蘇省宿遷市人。在職碩士。英特爾亞太研發(fā)有限公司物聯(lián)網(wǎng)事業(yè)部，硬件工程師。主要負(fù)責(zé)汽車智能駕駛艙及自動駕駛方向硬件平臺的應(yīng)用產(chǎn)品開發(fā)、技術(shù)支持和客戶設(shè)計技術(shù)問題解決。

作者單位

英特爾亞太研發(fā)有限公司物聯(lián)網(wǎng)事業(yè)部 上海市 200241