Cadence Virtuoso定制IC設(shè)計(jì)平臺(tái)提升模擬IC設(shè)計(jì)的穩(wěn)健性

Cadence宣布，WillSemi采用Cadence Virtuoso定制集成電路設(shè)計(jì)平臺(tái)，增強(qiáng)了模擬集成電路設(shè)計(jì)的可靠性，并縮短了產(chǎn)品的總體上市時(shí)間。較此前部署的行業(yè)解決方案，WillSemi采用Cadence定制集成電路設(shè)計(jì)流程不僅將模擬設(shè)計(jì)和實(shí)現(xiàn)時(shí)間減半，總設(shè)計(jì)周期時(shí)間也縮短了三分之一。

Cadence定制設(shè)計(jì)流程工具幫助WillSemi集成電路設(shè)計(jì)團(tuán)隊(duì)實(shí)現(xiàn)了如下目標(biāo)：Virtuoso電路原理圖編輯器內(nèi)置種類齊全的的，用于各種仿真的，定義明確的元件庫，可以加快模擬電路的設(shè)計(jì)時(shí)間。同時(shí)，其便捷的連線功能在大幅縮短電路原理圖創(chuàng)建時(shí)間的同時(shí)減少錯(cuò)誤發(fā)生。采用Virtuoso版圖套件，WillSemi團(tuán)隊(duì)可以用基于電路原理圖約束條件的方法來提高版圖設(shè)計(jì)的效率，并提升正確率。在保證工程師易上手的同時(shí)，可以快速檢測電路設(shè)計(jì)問題，加快調(diào)試進(jìn)程優(yōu)化設(shè)計(jì)效率。采用Spectre電路仿真平臺(tái)，WillSemi可以在整個(gè)設(shè)計(jì)周期保持設(shè)計(jì)完整性，增加仿真吞吐量，提高生產(chǎn)效率。