畢津順

(1. 中國科學(xué)院微電子研究所， 北京 100029； 2. 中國科學(xué)院大學(xué) 微電子學(xué)院， 北京 10049)

輻射效應(yīng)是電子器件和材料在輻射場(例如，空間輻射環(huán)境等)中的性能變化的表現(xiàn)，包括總劑量效應(yīng)、位移損傷效應(yīng)和單粒子效應(yīng)等。不同來源的統(tǒng)計數(shù)據(jù)表明，有16%～42%的航天器故障和異常是由空間環(huán)境引起的。據(jù)AEROSPACE公司1999年的統(tǒng)計表明，在導(dǎo)致航天器異常或故障的空間環(huán)境效應(yīng)中，各種輻射效應(yīng)占88%，其中,總劑量效應(yīng)占5.4%，表面充電效應(yīng)占20.1%，深層充電效應(yīng)占24.7%(難以辨別的充電效應(yīng)占9.4%)，單粒子效應(yīng)占28.4%[1-5]。到目前為止，單粒子效應(yīng)是誘發(fā)航天器異?；蚬收献疃嗟妮椛湫?yīng)。下面分別簡要介紹總劑量效應(yīng)、高劑量率瞬態(tài)輻射效應(yīng)和位移損傷效應(yīng)。

總劑量效應(yīng)全稱“總電離劑量效應(yīng)”，是大量的輻射粒子進(jìn)入半導(dǎo)體器件材料內(nèi)部，與材料的原子核外電子發(fā)生電離作用產(chǎn)生額外的電荷，這些電荷在器件內(nèi)的氧化層累積，或者在Si/SiO2界面誘發(fā)界面態(tài)，導(dǎo)致器件性能逐步退化。這是一個長期累積的過程，表現(xiàn)為電流和閾值電壓等參數(shù)漂移，電路的靜態(tài)功耗顯著增加或功能發(fā)生失效等[6-10]。高劑量率瞬態(tài)輻照效應(yīng)，是指很高劑量率(如107～1010Gy(Si)·s-1)的瞬態(tài)γ、X射線產(chǎn)生的高密度流電子-空穴對在電場作用下分別趨向正極和負(fù)極，形成光電流，造成邏輯功能混亂、閂鎖或燒毀，導(dǎo)致電路半永久性或永久性失效[11-13]。

位移損傷效應(yīng)有別于“總電離劑量效應(yīng)”，也稱為“非電離能量損失效應(yīng)”(non ionizing energy loss，NIEL)，是大量的輻射粒子(主要包括質(zhì)子、電子以及次級粒子)進(jìn)入半導(dǎo)體器件材料內(nèi)部，與材料中晶格原子發(fā)生彈性碰撞作用，若在碰撞中傳遞給初沖原子(PKA)的動能超過移位能(產(chǎn)生一個Frenkle對所需要的最小能量)，則PKA會離開原來的位置，導(dǎo)致材料晶格原子出現(xiàn)移位，最終使器件材料內(nèi)部產(chǎn)生穩(wěn)定的復(fù)合缺陷，影響少數(shù)載流子壽命，從而導(dǎo)致器件相關(guān)性能逐步下降乃至最終喪失的現(xiàn)象[14-15]。

1 單粒子效應(yīng)

隨著單粒子效應(yīng)研究的不斷深入，新器件的不斷應(yīng)用，新現(xiàn)象的不斷出現(xiàn)，單粒子效應(yīng)分類越來越細(xì)。表1給出了目前已經(jīng)明確定義的單粒子效應(yīng)類型。所有這些效應(yīng)中，單粒子燒毀、單粒子?xùn)糯瘟Ｗ游灰茡p傷和單個位硬錯誤都為永久損傷，也稱硬錯誤，通過重新寫入或斷開電源，被輻射器件仍然不能恢復(fù)正常狀態(tài)，器件徹底損壞。此外，單粒子閂鎖在不采取保護(hù)措施的情況下，也會導(dǎo)致永久損傷。其他單粒子效應(yīng)均為軟錯誤，器件可以恢復(fù)正常狀態(tài)?？偟膩碚f，無論是永久性錯誤還是軟錯誤，對于運行中的航天器來說，任何一種效應(yīng)都可能導(dǎo)致重大事故和巨大損失。

表1 單粒子效應(yīng)分類[16-21]Tab.1 Categories of single-event-effects

2 單粒子軟錯誤

單粒子軟錯誤主要發(fā)生于存儲器件和組合/時序邏輯電路中，是入射粒子運動徑跡周圍產(chǎn)生的電荷被靈敏電極收集，形成瞬態(tài)電流，觸發(fā)邏輯電路，導(dǎo)致邏輯狀態(tài)翻轉(zhuǎn)[22-24]。當(dāng)粒子穿過芯片時，粒子損失能量，并沿其路徑激發(fā)電子-空穴對，這些電荷能夠通過漂移和擴(kuò)散機(jī)制被反偏PN結(jié)收集，而關(guān)態(tài)晶體管的漏結(jié)是反偏的，所以它能夠收集電荷。如果反偏漏結(jié)收集到足夠多的電荷，相應(yīng)節(jié)點的電壓將會發(fā)生變化。這種效應(yīng)通常并不對電路造成損壞，因此是一種軟錯誤。如果電路電壓改變不能很快恢復(fù)，這一脈沖電流將會引起電路系統(tǒng)很長時間的混亂。尤其是如果電路中收集的電荷不能在反饋引起單元翻轉(zhuǎn)前消散，存儲在SRAM單元中的邏輯值就將發(fā)生改變，芯片中存儲單元的錯誤可能會導(dǎo)致系統(tǒng)錯誤[25-26]。

現(xiàn)有的單粒子軟錯誤的物理過程分為電荷淀積和電荷收集兩個過程，下面介紹這兩個過程的基本機(jī)理[27-28]。

2.1 電荷淀積

在半導(dǎo)體器件中存在兩個主要電離輻射釋放電荷的模式：1)入射粒子直接電離；2)由于入射粒子與器件作用發(fā)生核反應(yīng)產(chǎn)生的次級粒子發(fā)生的間接電離。這兩種機(jī)制同時產(chǎn)生并作用在受到粒子輻射的器件中。

2.1.1 直接電離

當(dāng)高能帶電粒子穿過半導(dǎo)體材料時，損失能量，沿著入射路徑離化產(chǎn)生電子空穴對。有效電荷為Zeff的反沖離子和硅原子外層電子發(fā)生庫侖作用，引起電離，產(chǎn)生了高能電子(δ射線)，通過進(jìn)一步離化或者在1～100 fs時長內(nèi)激活光子從而失去能量。最終，在硅中產(chǎn)生一個自由電子-空穴對所需的平均能量是3.6 eV(1 eV=10-19J)。能量轉(zhuǎn)移(LET)指在單位路徑上淀積的能量，MeV·cm-2·mg-1，描述了離子穿過材料時單位路徑上的平均能量損失。LET值的單位也可為pC·μm-1或fC·μm-1，這種單位更適合于電路設(shè)計人員，因為可以直接與器件物理尺寸以及關(guān)鍵結(jié)點存儲電荷進(jìn)行比較。

如果初始能量大于Bragg峰能量，則沿著入射路徑LET先增加，直至能量衰減至Bragg峰能量，然后LET值逐漸降低。這個效應(yīng)對于保護(hù)層而言非常重要。如果保護(hù)層的厚度不足以阻止入射粒子，則敏感結(jié)點處的LET值有可能在有保護(hù)層的情況下要大于沒有保護(hù)層的情況。

質(zhì)子即氫核，其Bragg峰值能量很低，在50 keV附近。質(zhì)子在Bragg峰處的LET值為5.5 fC·μm-1，然后在500 keV處迅速衰減到2.6 fC·μm-1，在1 MeV處達(dá)到1.8 fC·μm-1。所以，當(dāng)入射深度大于200 nm，并且電路臨界電荷小于1 fC，低能質(zhì)子可以通過直接電離機(jī)制引發(fā)單粒子翻轉(zhuǎn)。

圖1給出210 MeV 的Cl粒子入射到Si中，LET值隨著入射深度而發(fā)生變化，這說明粒子產(chǎn)生的電荷淀積也是入射深度的函數(shù)。電荷淀積有一個Bragg峰，通常入射粒子能量衰減到每核子1 MeV時產(chǎn)生Bragg峰。一個經(jīng)驗的說法是粒子最大LET值和它的原子序數(shù)Z大致相當(dāng)。重離子發(fā)生直接電離輻照，產(chǎn)生電荷淀積導(dǎo)致翻轉(zhuǎn)。

圖1 210 MeV Cl粒子入射到Si中，LET值隨入射深度的變化Fig.1 LET values vs. injection depth when 210 MeV Cl ion hits silicon

直接電離是引起單粒子翻轉(zhuǎn)的主要機(jī)制，通常由于重離子撞擊引起。所謂重離子是指原子序數(shù)≥2的離子(質(zhì)子、電子、中子和介子除外)，而輕粒子如質(zhì)子直接電離輻照大多不能夠產(chǎn)生足夠?qū)е路D(zhuǎn)的電荷。然而近年來隨著器件尺寸的不斷縮小，質(zhì)子通過直接電離輻照也有可能產(chǎn)生足夠的電荷導(dǎo)致翻轉(zhuǎn)。

2.1.2 間接電離

間接電離是指入射粒子與半導(dǎo)體材料發(fā)生核反應(yīng)而產(chǎn)生的次級粒子的過程，這些核反應(yīng)產(chǎn)物(包括反沖核，裂變核和α、γ粒子等)往往會產(chǎn)生新的粒子，它們可能比初級粒子含有更高的LET值，因而次級粒子的電離會淀積更高的電荷量，對單粒子翻轉(zhuǎn)效應(yīng)的貢獻(xiàn)不容忽視。

對于100 MeV的中子，考慮非彈性碰撞下的28Si反沖。90%的硅反沖能量低于2.5 MeV，99%的硅反沖能量低于5 MeV。但是輕粒子，例如α粒子，能量較高。對于100 MeV的中子，10%的輕粒子反沖能量大于16 MeV，1%的輕粒子反沖能量大于31 MeV。

當(dāng)En為20 MeV，發(fā)生的反沖物分成輕反沖物和重反沖物。輕反沖物包括質(zhì)子(n,p)，氘核(n,d)，氚核(n,t)，3He，4He(n,α)等；重反沖物包括21Ne,27Al,28Al,24Mg,25Mg,26Mg,28Si和24Na。不會產(chǎn)生原子序數(shù)在5～21之間的反沖物。對于更高的能量，會出現(xiàn)原子序數(shù)1～28之間的多數(shù)的同位素。

為了建立預(yù)測工具，計算電子器件的敏感度，最重要的步驟之一是構(gòu)建核數(shù)據(jù)庫。當(dāng)一次核反應(yīng)產(chǎn)生多個粒子時，核數(shù)據(jù)庫也給出了這些粒子的發(fā)射角度。這些粒子的能量和發(fā)射方向與入射中子的能量以及方向有關(guān)。

在一個完整的核數(shù)據(jù)庫中，所有材料中的反沖物，只要到敏感區(qū)域的距離小于反沖物的最大射程，都會記入考量。特別需要考慮，來自于SiO2中氧的反沖物，W塞中鎢的反沖物，Cu互聯(lián)的反沖物，以及MOS晶體管柵極高K介質(zhì)的反沖物。它們對于器件軟錯誤率的影響與采用的工藝密切相關(guān)，如金屬層的厚度和數(shù)量，以及單元結(jié)構(gòu)等。一個重要的問題是，如何使用數(shù)據(jù)庫中產(chǎn)生的大量數(shù)據(jù)，計算電子器件的敏感度。

核反應(yīng)中產(chǎn)生了不同的反沖物，從質(zhì)子、中子到靶原子核。通常不考慮反應(yīng)中生成的中子，因為它們在產(chǎn)生地附近發(fā)生反應(yīng)的概率非常小。這些離子通過和靶原子電子發(fā)生庫侖作用而損失能量，并在射程的尾端與靶原子發(fā)生彈性碰撞。

SRIM 和MSTAR 等程序給出了能量損失與入射中子能量之間的關(guān)系。最重要的參數(shù)包括離子的總射程或投影射程、單位長度上的能量損失、離子速率以及沿離化路徑上的橫向電離電荷密度分布。離子射程確定了敏感結(jié)點附近的有效體積，在有效體積內(nèi)中子反應(yīng)產(chǎn)生的反沖物有可能到達(dá)敏感結(jié)點。單位長度上的能量損失給出了電子-空穴對的密度，這些在空間電荷層以及PN結(jié)擴(kuò)散長度范圍內(nèi)的電子-空穴對會被收集。橫向電離電荷密度分布通常用來和結(jié)寬度或器件溝道長度進(jìn)行比較。

必須區(qū)分輕離子和重離子：輕離子，如α粒子和質(zhì)子，能量高而射程長；重離子，如Si離子、Al離子和Mg離子，能量低而射程短。利用SRIM2008計算了在硅晶格中，能量小于10 MeV的硅反沖的射程，如圖2所示。當(dāng)能量小于5 MeV時，射程小于3 μm。可以看出，射程雖短，但仍遠(yuǎn)大于目前工藝節(jié)點晶體管的尺寸，即使是重離子反沖也能到達(dá)多個敏感結(jié)點。

圖2 在硅晶格中，硅的反沖射程Fig.2 Injection depth of silicon recoil in silicon lattice

2.2 電荷收集

在單粒子效應(yīng)損傷機(jī)理的研究過程中，人們發(fā)現(xiàn)在器件的靈敏區(qū)收集到的電荷比耗盡區(qū)因漂移和濃度梯度引起的擴(kuò)散收集到的電荷要多很多。因此提出過很多新的電荷收集模型，如電荷漏斗模型，粒子分流模型，電荷橫向遷移模型等，其中電荷漏斗模型最為典型，理論也比較成熟，更易于現(xiàn)象的解釋，如圖3的示意圖，其機(jī)理如下：

當(dāng)粒子入射半導(dǎo)體器件，對于體硅工藝器件，最敏感的區(qū)域通常是反向偏置的PN結(jié)。反向偏置的PN結(jié)耗盡區(qū)的高電場通過漂移機(jī)制有效地收集入射粒子產(chǎn)生的電荷，進(jìn)而產(chǎn)生瞬態(tài)電流。如果粒子入射位置靠近耗盡區(qū)則會導(dǎo)致明顯的瞬態(tài)電流，因為產(chǎn)生電荷將會擴(kuò)散到耗盡區(qū)，被有效收集。

圖3 粒子撞擊PN結(jié)后擴(kuò)散、漂移、復(fù)合和漏斗示意圖Fig.3 Illustration of diffusion, drift, recombination and funnel after heavy ion strikes PN junction

如圖4所示，由于入射粒子路徑高電導(dǎo)特性和耗盡區(qū)電場分離，并離化產(chǎn)生電荷，粒子入射路徑產(chǎn)生電荷會導(dǎo)致結(jié)電場局部塌陷。漏斗效應(yīng)拓展了結(jié)電場，使之更深入襯底，即使距離PN結(jié)較遠(yuǎn)的電荷也可以通過漂移機(jī)制被有效收集，從而增加了入射節(jié)點的電荷收集。

(a) Electrical potential

(b) Electron concentration

圖4粒子撞擊后n+/p結(jié)產(chǎn)生的漏斗
Fig.4Funnelinducedbyheavyionstrikingn+/pjunction

漏斗效應(yīng)有如下特點：1)由于沒有一個好的長度定義用于從一個物理點延伸漏斗，漏斗長度只是一個相對有用的概念用于計算錯誤率，可用于計算有源區(qū)和漏斗區(qū)收集的電荷；2)漏斗輔助漂移電流從而收集電荷，產(chǎn)生“光脈沖”電流。當(dāng)襯底輕摻雜時，漏斗可持續(xù)很長時間；3)漏斗不僅由粒子垂直入射耗盡區(qū)引起，當(dāng)粒子撞擊耗盡區(qū)附近，足夠高的載流子濃度擴(kuò)散到耗盡區(qū)同樣可以引起漏斗效應(yīng)；4)當(dāng)漏斗延伸到外延襯底二極管，會被外延層下重?fù)诫s的襯底限制。一旦足夠的載流子從外延層流出，耗盡層將恢復(fù)原狀，漏斗效應(yīng)停止，電荷收集的速率變慢，如圖5中，n+/p外延二極管電荷收集會趨于一個常數(shù)，此時表明漏斗效應(yīng)很弱；5)由于電子和空穴的遷移率不同，漏斗通常發(fā)生于n+/p二極管，而p+/n漏斗效應(yīng)要弱很多，或者不會發(fā)生。這就是圖5中p+/n曲線沒有明顯的電荷收集放緩點的原因；6)外延二極管收集的總電荷數(shù)應(yīng)該近似等于外延中釋放的電荷加外延襯底邊界沿擴(kuò)散長度淀積的電荷。漏斗影響外延層中淀積電荷的收集速度，但是不影響電荷收集的總量，因為即使沒有漏斗效應(yīng)，電荷最終也會被收集。

沿離化路徑的電子-空穴對密度初始半徑的變化，是半導(dǎo)體仿真程序的重要輸入信息，用于計算敏感結(jié)點的收集電荷。通常認(rèn)為,沿徑向呈高斯分布，并且隨著時間而不斷展寬。過去器件的尺寸為微米量級，不需要精確知道1/e2處的離化半徑。然而對于60 nm或者45 nm的設(shè)計規(guī)則，必須知道精確的離化半徑變化。自由載流子產(chǎn)生發(fā)生在離子入射之后(速率和離子質(zhì)量/能量相關(guān))。通常認(rèn)為載流子產(chǎn)生時間遠(yuǎn)小于器件的響應(yīng)時間，所以近似認(rèn)為載流子產(chǎn)生是瞬時發(fā)生的。

圖5 粒子撞擊n+/p和p+/n外 延二極管后電荷收集瞬態(tài)Fig.5 Transient charge collection after heavy ion strikes n+/p and p+/n epi-diodes

隨著器件尺寸的減小，半導(dǎo)體器件進(jìn)入了深亞微米甚至納米時代，人們又發(fā)現(xiàn)了一些新效應(yīng)，影響電荷的收集，主要有雙極放大效應(yīng)、ALPN效應(yīng)、電荷共享效應(yīng)和脈沖湮滅等，并且邏輯電路中的單粒子瞬態(tài)問題和存儲電路中的多位翻轉(zhuǎn)問題越來越嚴(yán)重。

2.3 粒子軟錯誤的基本計算

2.3.1 臨界電荷的標(biāo)準(zhǔn)

必須定義一個參數(shù)描述器件的敏感度，從而能夠較為簡單地評估入射粒子對于電路功能的影響。最簡單的參數(shù)是特定結(jié)點的收集電荷，并與導(dǎo)致功能翻轉(zhuǎn)的所需的最小電荷量進(jìn)行比較。該最小電荷量稱之為臨界電荷。

可以簡單地認(rèn)為，臨界電荷是結(jié)點總電容Ci與電源電壓Vdd之積，即Qc=Ci×Vdd。該方法非常有效，可以粗略估算臨界電荷。在近似估算中，認(rèn)為電荷的收集是瞬時發(fā)生的，電路的其他部分沒有時間響應(yīng)。在某些情況下，該近似是錯誤的，比如通過擴(kuò)散機(jī)制的電荷收集。

以反相器為例，在電荷收集的時間范圍內(nèi)，開態(tài)的晶體管將會提供電流，從而補償收集電流?？梢圆捎肧PICE等電路仿真器更加準(zhǔn)確地獲得臨界電荷。通常在敏感結(jié)點上施加雙指數(shù)電流源，其對時間的積分即為臨界電荷。

但是該電流脈沖峰值與敏感結(jié)點電壓無關(guān)，所以上述模型不能夠準(zhǔn)確描述自由載流子收集以及與電壓的函數(shù)關(guān)系。最好的方法是基于器件仿真器的全3D電路(例如6T SRAM單元)模擬或者混合模式仿真。當(dāng)然這更加復(fù)雜且耗時。在混合模式仿真中，僅有一個晶體管用器件仿真器來描述，而其他晶體管則由電路仿真來描述。

積分流經(jīng)PN結(jié)的瞬態(tài)電流脈沖，從而得到收集電荷。積分的時間限與電路翻轉(zhuǎn)模式有關(guān)。如果電路沒有發(fā)生翻轉(zhuǎn)，則積分的時間限為恢復(fù)時間；如果電路發(fā)生翻轉(zhuǎn)，則積分的時間限為翻轉(zhuǎn)時間。對于方波，臨界電荷是電流脈沖寬度的函數(shù)，如圖6所示。

圖6 臨界電荷與翻轉(zhuǎn)時間是脈沖寬度的函數(shù)，對于該工藝節(jié)點，脈沖寬度大于100 ps 后臨界電荷與翻轉(zhuǎn)時間開始增大Fig.6 Variation of the critical charge and the flip time as a function of pulse duration. For this particular technology node, the critical charge and flip time increase for t > 100 ps

電路結(jié)點總電容與工藝技術(shù)相關(guān)。在CMOS工藝中，結(jié)點電容主要是漏-襯底電容和柵-漏電容之和。如下文所述，現(xiàn)代工藝的SRAM器件的臨界電荷約為1～2 fC。由于靈敏放大器的限制，DRAM和SDRAM的臨界電荷近似保持恒定，在20～30 fC之間。

2.3.2 單粒子軟錯誤截面

單粒子軟錯誤發(fā)生的概率通常用翻轉(zhuǎn)截面來表示，定義如下公式所示：

σ=N/φ

式中，σ為單粒子軟錯誤的截面，cm2；N為器件發(fā)生某一種效應(yīng)的次數(shù)；φ為單位面積入射粒子數(shù)，cm-2。截面越大，器件抗單粒子效應(yīng)的能力越差。為了比較不同集成度的器件抗單粒子效應(yīng)水平，定義位截面為總截面除以總單元數(shù)，表示每個單元發(fā)生單粒子軟錯誤的概率。單粒子軟錯誤的截面大小既依賴于入射粒子的種類和能量，又依賴于器件發(fā)生單粒子效應(yīng)的臨界電荷，也就是依賴于器件類型、工藝結(jié)構(gòu)、集成度和偏置電壓等，其經(jīng)驗公式如下：

Q=0.010 35×ELET×l

式中：l為入射粒子在電荷收集區(qū)域的有效路徑，0.010 35為經(jīng)驗系數(shù)。

通常是測量截面 (每單位通量所測到的翻轉(zhuǎn)個數(shù))隨有效LET值(離子的線性能量傳輸值除以入射束流表面夾角的余弦值)的變化關(guān)系曲線來表示某器件的抗單粒子能力，如圖7所示。利用這種測量的曲線，再通過相關(guān)的模擬計算，可以評價和預(yù)估電子器件在空間輻射環(huán)境中的易損性。在圖7中，當(dāng)截面迅速增大時對應(yīng)的那個LET值即為臨界LET閾值，隨著重離子LET的增大，截面不再增加時的截面即為飽和截面。

圖7 單粒子軟錯誤截面與LET值的關(guān)系曲線Fig.7 Soft error cross-section vs. LET values

3 單粒子軟錯誤的數(shù)值仿真

抗輻射器件的設(shè)計通常遵循“設(shè)計-生產(chǎn)-實驗”的反復(fù)循環(huán)過程，設(shè)計周期長、成本昂貴，而單粒子效應(yīng)的計算機(jī)模擬能夠有效降低實驗成本和縮短設(shè)計周期，成為評估器件的單粒子軟錯誤風(fēng)險和抗輻射加固的重要手段?，F(xiàn)有的研究半導(dǎo)體單粒子軟錯誤的計算機(jī)仿真工具中，大多偏重半導(dǎo)體器件電學(xué)機(jī)制的分析，仿真速度較慢，且對于輻射環(huán)境、半導(dǎo)體材料、核反應(yīng)等機(jī)制的分析都不夠完善。而歐洲核子研究中心開發(fā)的GEANT4工具可以彌補上述仿真的一些不足。

在航天工程的設(shè)計階段，器件的單粒子軟錯誤評估主要依賴于地面模擬實驗，但空間環(huán)境中粒子種類豐富、粒子能量可高達(dá)GeV量級，而地面模擬實驗不能反映真實的空間環(huán)境,也不能分析器件內(nèi)部對粒子入射的詳細(xì)響應(yīng)。單粒子軟錯誤的地面模擬實驗成本較高，并且我國能夠用于單粒子軟錯誤地面模擬實驗的加速器有限，不能充分滿足航天工程的需要。

在航天器在軌運行階段，通過預(yù)測和監(jiān)測航天器周圍的輻射環(huán)境，實時監(jiān)控航天器在軌器件的輻射損傷狀態(tài)，可以管理和規(guī)避潛在的風(fēng)險。但目前我國對航天器的在軌輻射實時監(jiān)測能力不足，對衛(wèi)星異常的診斷主要依靠經(jīng)驗推測，更不可能對潛在風(fēng)險進(jìn)行提前規(guī)避。隨著我國在軌航天器的增多，對空間輻射效應(yīng)的實時預(yù)警的需求也更加迫切。

輻射效應(yīng)的計算機(jī)模擬，作為集成電路抗輻射加固研究的先進(jìn)手段之一，在美國等其他國家已經(jīng)得到廣泛的應(yīng)用。以美國為首的西方國家在20世紀(jì)70年代衛(wèi)星因單粒子效應(yīng)發(fā)生失效之后，便展開了抗輻射加固技術(shù)的研究。在20世紀(jì)70年代中期就著手研制開發(fā)輻射效應(yīng)分析軟件，目前已形成了“設(shè)計(包括理論指導(dǎo)下制造)-實驗(包括理論研制、評估)-再設(shè)計(包括理論模擬)”的良好循環(huán)體系。特別在抗輻射加固領(lǐng)域，基本實現(xiàn)了輻射損傷機(jī)理及電子系統(tǒng)的工程加固設(shè)計理論與實驗相結(jié)合的研究方法，可以開展半導(dǎo)體器件和集成電路輻射效應(yīng)的計算機(jī)仿真分析與預(yù)測評估。

如圖8所示，國外提出了多級層次化故障建模的概念，不僅在工藝器件級可以模擬單粒子軟錯誤，而且在電路級也可以快速的模擬得到對應(yīng)電路的抗單粒子效應(yīng)能力，甚至在體系結(jié)構(gòu)級都有對應(yīng)的故障注入工具，可以用VHDL或Verilog實現(xiàn)整個系統(tǒng)抗單粒子能力的評估。整個流程的核心思想就是在每個層次都對故障進(jìn)行抽象并應(yīng)用到上一個層次。

圖8 多級層次化故障建模流程圖Fig.8 Modeling flow of multi-level hierarchy fault

3.1 基于GEANT4的數(shù)值仿真(核物理層級)[29-30]

3.1.1 GEANT4簡介

GEANT4是由歐洲核子研究中心(CERN)開發(fā)的蒙特卡羅(Monte Carlo)應(yīng)用軟件包，主要用于模擬高能粒子在探測器中輸運的物理過程。它采用面向?qū)ο蟮腃++語言編寫， 可以構(gòu)造復(fù)雜的探測器幾何結(jié)構(gòu)，定制感興趣的粒子與物理過程模型，并且能夠跟蹤粒子的過程，顯示粒子徑跡，處理在輸運過程中產(chǎn)生的大量數(shù)據(jù)。

GEANT4是一個工具包，不是一個應(yīng)用程序，它沒有用戶界面，需要用戶自己開發(fā)，編寫程序代碼來進(jìn)行相應(yīng)的應(yīng)用；作為粒子物理的仿真應(yīng)用，它的特點如下：

1) GEANT4用C++語言改寫GEANT3的所有代碼并重新加以設(shè)計，充分利用了C++語言中的優(yōu)勢，將程序包完全開源，便于用戶和管理者共同的開發(fā)與改進(jìn)，擴(kuò)充和完善適合各自應(yīng)用的工具包，因此GEANT4可以不斷地完善，并且擴(kuò)展自身的應(yīng)用范圍。

2) GEANT4是用面向?qū)ο蟮母拍顦?gòu)建數(shù)據(jù)模型，將所有的內(nèi)容統(tǒng)一分成各個大類和模塊，使得各個模塊擁有自己的獨立性和特有的功能，而各個模塊的接口界面便于用戶的使用和管理，同時GEANT4還可以與其他工具和軟件進(jìn)行交互應(yīng)用，利于大型的程序編寫和模擬仿真。

3) 更專業(yè)系統(tǒng)的粒子輸運物理過程，GEANT4的核心在于開發(fā)團(tuán)隊提供了各種不同的物理模型，它所包含的物理模型和其優(yōu)化完善程度是它最大的優(yōu)勢所在，而且各個模型具有統(tǒng)一的接口方式，因此面向?qū)ο蠹夹g(shù)使物理模型的選取更加開放和透明化。用戶根據(jù)粒子和能量范圍，對粒子和物質(zhì)相互作用的每一個物理過程，選取一個模型或幾個模型，達(dá)到最優(yōu)化模擬的目的。

4) 采用蒙特卡羅方法進(jìn)行算法建模，通過概率統(tǒng)計的方法，能夠更精確的描述事物的特點及物理實驗過程，解決一些數(shù)值方法難以解決的問題。蒙特卡羅方法受幾何條件的限制小，能夠完成復(fù)雜建模，為屏蔽能譜的計算提供了便利條件；且收斂的速度與問題的維數(shù)無關(guān)，誤差容易確定，程序結(jié)構(gòu)簡單，易于實現(xiàn)。

3.1.2 單粒子軟錯誤仿真存在的問題以及引入GEANT4的意義

隨著單粒子軟錯誤的研究不斷深入，不同的模型和仿真應(yīng)用到了單粒子軟錯誤的分析中，但它們?nèi)匀挥泻芏嗑窒薜拇嬖冢?/p>

1) 空間環(huán)境中的輻射情況十分復(fù)雜。航天器在空間軌道中所處的空間環(huán)境不能十分精確地進(jìn)行模擬描述，對于不同的在軌運行狀態(tài)，不同空間粒子的輻射和一些特殊情況只能夠做到簡單的近似模擬，不能實時地將所有可能的空間環(huán)境全部考慮在內(nèi)。

2) 地面實驗器材的局限性。在地面建立一些粒子輻射源和發(fā)生器可以模擬空間中的一些粒子輻射，但由于地面重力作用和現(xiàn)有科技水平等的限制條件，對于一些較高能量和特殊的粒子輻射源還不能夠生產(chǎn)實現(xiàn)，而且使用與維護(hù)這些粒子輻射源的成本也非常昂貴。

3) 現(xiàn)有的研究模型與計算機(jī)仿真的局限?，F(xiàn)有的半導(dǎo)體器件單粒子軟錯誤的模型還不能將入射粒子產(chǎn)生的直接電離與間接電離的效應(yīng)很好的統(tǒng)一在一起模擬。尤其是大多數(shù)的研究與計算機(jī)仿真都更偏向于直接電離所產(chǎn)生電荷的影響，而對核反應(yīng)等產(chǎn)生的次級粒子間接電離的影響研究仍然欠缺，缺乏很好的模型與仿真。

此外，對于半導(dǎo)體器件幾何結(jié)構(gòu)中更多細(xì)節(jié)模型的建立和仿真還不夠完善，如器件的邊緣效應(yīng)，隔離氧和埋氧的影響等；粒子種類、能量、器件材料等對于半導(dǎo)體器件的單粒子軟錯誤造成的影響不能具體的分析模擬。還有對于電荷的收集模型也不夠完善，而且研究大多是關(guān)注載流子的漂移過程對電荷收集的影響，對載流子的擴(kuò)散過程而產(chǎn)生的電荷收集模式研究不夠完善，對于大型電路和系統(tǒng)的仿真考慮也在進(jìn)一步的深入研究中。

由于以上對于半導(dǎo)體器件單粒子軟錯誤研究的一些缺陷的存在，研究人員開始改變和創(chuàng)新一些研究方法，尋找更多的提高研究水平的途徑，而在高能及空間物理中得到廣泛應(yīng)用的GEANT4工具逐漸進(jìn)入研究者的視野。

研究半導(dǎo)體器件單粒子軟錯誤的基本機(jī)制就是輻射粒子入射半導(dǎo)體后產(chǎn)生能量進(jìn)而淀積生成電荷，經(jīng)過半導(dǎo)體器件有源區(qū)對電荷的收集，最后造成對器件和電路響應(yīng)的過程。而GEANT4的研究可以在半導(dǎo)體器件中的電荷淀積進(jìn)行詳細(xì)模擬，因為它在仿真半導(dǎo)體器件單粒子軟錯誤上有自身的一些優(yōu)勢：

1) GEANT4擁有比較完善的粒子及物理模型，與TCAD、SPICE等其他常用的模擬半導(dǎo)體的工具相比,可以較完善地提供空間中存在的粒子和相應(yīng)的輻射環(huán)境；而且它還擁有包括電磁作用，核反應(yīng)過程等多種物理模型，可以比較好地對粒子與材料的作用進(jìn)行模擬，這些都是其他半導(dǎo)體仿真工具所欠缺的。

2) GEANT4可以構(gòu)造三維立體的幾何結(jié)構(gòu)，填充必要的半導(dǎo)體材料，形成的器件單位量級可以達(dá)到微米級甚至納米級，這些都有利于對半導(dǎo)體的微納尺寸下的研究，可以更精確的模擬空間輻射后半導(dǎo)體器件和電路中電子-空穴對的產(chǎn)生機(jī)制。

3) GEANT4在三維結(jié)構(gòu)模擬和計算效率上都占有優(yōu)勢，利用蒙特卡羅的統(tǒng)計方法和其他優(yōu)秀算法，提高了模擬的速度與可靠性，使得GEANT4能夠仿真108甚至更高數(shù)量級的龐大粒子數(shù)入射情況；而且可以采集結(jié)構(gòu)中的各個粒子的狀態(tài)信息，尤其是粒子種類、能量、位置等對于半導(dǎo)體器件單粒子軟錯誤研究比較重要的信息。

4)工具開發(fā)的靈活性；可以在GEANT4工具基礎(chǔ)上，開發(fā)或者改善程序來特別應(yīng)用到半導(dǎo)體輻射模擬，可以對輸入輸出自行處理，改善用戶界面，并且與第三方工具有比較好的交互性等。

以上這些優(yōu)勢，促使更多的研究者開始應(yīng)用GEANT4對半導(dǎo)體器件單粒子軟錯誤進(jìn)行深入研究，這樣可以更好地反映出單粒子軟錯誤的電荷產(chǎn)生機(jī)制。但同時，也必須看到GEANT4本身的一些不足和挑戰(zhàn)，比如，它不能夠模擬仿真半導(dǎo)體的電學(xué)特性；工具使用本身不是很方便，需要較好的大型程序編程經(jīng)驗以及對GEANT4程序和語法的深入理解；沒有好的用戶交互界面，處理與其他工具的交互困難，程序的編寫、編譯、鏈接和運行都比較繁瑣。所以，要更好地應(yīng)用GEANT4來研究半導(dǎo)體單粒子軟錯誤，還需要更多的探索和努力。

3.2 基于TCAD的數(shù)值仿真(半導(dǎo)體器件層級)[31-35]

半導(dǎo)體工藝和器件仿真軟件TCAD(technology computer aided design)，采用數(shù)值仿真的方法，可以對不同的工藝條件進(jìn)行模擬，也可以對不同的器件結(jié)構(gòu)進(jìn)行優(yōu)化，從而獲得理想的電學(xué)特性。主流商用的TCAD工具包括Synopsys的Sentaurus(收購了之前的ISE TCAD)、Silvaco、Crosslight、Global TCAD Solution和Cogenda等，其基本原理類似，都包含了工藝仿真和器件仿真兩個主體部分。

工藝仿真首先必須建立能夠模擬制造IC的各種工藝的模型，這些模型是物理或化學(xué)模型。為了用計算機(jī)對這種模型進(jìn)行模擬計算，必須將這些模型用數(shù)學(xué)公式來表示。主要采用的模型包括了解析模型、經(jīng)驗?zāi)Ｐ?、半?jīng)驗?zāi)Ｐ?、表格化模型和?nèi)插/外推模型。解析模型是基于理論推導(dǎo)，物理含義明晰，有一個精確或近似的理論表達(dá)式。經(jīng)驗?zāi)Ｐ褪腔诖罅繉嶒灁?shù)據(jù)，但是機(jī)理并不清楚，采用一個經(jīng)驗公式來說明。半經(jīng)驗?zāi)Ｐ筒煌耆诶碚撏茖?dǎo)，也不完全基于實驗數(shù)據(jù)，理論表達(dá)式中某些參數(shù)的系數(shù)、指數(shù)用經(jīng)驗值表示。對于表格化模型，實驗數(shù)據(jù)較少，應(yīng)變量和自變量的關(guān)系用列表表示。內(nèi)插/外推模型以較少實驗數(shù)據(jù)為基礎(chǔ)，用內(nèi)插和外推法補充已知實驗數(shù)據(jù)點之間的數(shù)據(jù)，外推已知實驗數(shù)據(jù)區(qū)外的數(shù)據(jù)。工藝仿真以工藝參數(shù)和襯底參數(shù)為輸入，輸出包括各種雜質(zhì)分布、各層的厚度和形貌和方阻等。工藝參數(shù)，以離子注入為例，包括了注入能量、注入劑量和雜質(zhì)類型等；以擴(kuò)散工藝為例，包括溫度、時間、雜質(zhì)類型、氣氛及分壓等；以氧化工藝為例，包括了溫度、時間、干氧還是濕氧以及分壓等。襯底參數(shù)指采用什么材料的襯底，如體硅、SOI和化合物半導(dǎo)體等，襯底的晶向、摻雜類型和濃度等。

器件仿真以雜質(zhì)分布、幾何參數(shù)、位置參數(shù)和網(wǎng)格參數(shù)等為輸入，求解對象為載流子(電子和空穴)，輸出結(jié)果包括了外部的端特性(電壓和電流等)和內(nèi)部的場特性(電場和電勢等)。雜質(zhì)分布的輸入可以對應(yīng)工藝模擬軟件的輸出或者用一個描述雜質(zhì)分布的解析表達(dá)式；幾何參數(shù)例如MOS型器件的溝道長度、溝道寬度和柵氧化層厚度等；位置參數(shù)例如為界面和區(qū)域等；網(wǎng)格參數(shù)指網(wǎng)格化的設(shè)置與優(yōu)化。器件仿真的基礎(chǔ)是漂移擴(kuò)散模型(drift-diffusion model)，以電勢、電子濃度和空穴濃度為自變量，耦合求解Poisson方程和電子/空穴連續(xù)性方程。廣泛用于半導(dǎo)體載流子輸運仿真，但不能描述速度過沖，并且過高的估計了碰撞電離產(chǎn)生率。熱力學(xué)模型(thermaldynamic model)是在漂移擴(kuò)散模型的基礎(chǔ)上，添加電致熱效應(yīng)。耦合求解Poisson 方程、載流子連續(xù)性方程以及晶格(載流子溫度方程)。載流子假定與晶格是熱平衡的，故此模型可以用來模擬晶格自加熱效應(yīng)。在模擬高電流時需要加入熱力學(xué)模型，例如模擬功率器件、高柵或漏偏置的MOSFETs以及開路的雙極晶體管等，大電流產(chǎn)生的焦耳熱會明顯提高晶格溫度，而模擬中所采用的產(chǎn)生/復(fù)合模型、載流子遷移率模型以及雪崩倍增模型均是晶格溫度的函數(shù)，因此需要求解熱流方程來提高模擬的準(zhǔn)確度。流體力學(xué)模型(hydrodynamic model)是在漂移擴(kuò)散模型的基礎(chǔ)上，分開添加載流子溫度和晶格溫度的計算項，考慮它們之間的熱交換。耦合求解Poisson 方程、載流子連續(xù)性方程以及能量平衡方程，適合模擬特征尺寸在0.18 μm以下的深亞微米器件、異質(zhì)結(jié)器件以及部分耗盡的帶浮體效應(yīng)的SOI器件模擬，在模擬擊穿特性時，在該模型可有效的避免漂移-擴(kuò)散模型中因局域電場假設(shè)而引起的過早擊穿。

無論是工藝仿真還是器件仿真，都需要將模擬的定義區(qū)域分割成小的子區(qū)域，每個小的子區(qū)域常稱作網(wǎng)格。網(wǎng)格間距應(yīng)足夠小，最終保證因變物理參數(shù)的分布有足夠的精度。另一方面，網(wǎng)格間距也不能過小，白白浪費計算資源(存儲空間和計算時間)。網(wǎng)格劃分的方式?jīng)Q定了采用哪一種數(shù)值方法。同時,網(wǎng)格劃分的好壞,也直接影響到數(shù)值解是否收斂及收斂速度的快慢。在半導(dǎo)體器件數(shù)值模擬中,模擬的可靠性和精確度強(qiáng)烈地依賴于網(wǎng)格的劃分。很明顯,網(wǎng)格劃分得越密,得到的結(jié)果精度就越高,可是計算量會隨著網(wǎng)格點數(shù)的平方而加大。

將所選模型方程在一定的網(wǎng)格系統(tǒng)內(nèi)進(jìn)行離散,這種離散是根據(jù)一定的數(shù)學(xué)知識和物理知識得來的,那么網(wǎng)格節(jié)點處的所求變量值就可以用來近似地描述這些微分方程中各物理量之間的數(shù)學(xué)關(guān)系。然后再結(jié)合邊界條件,求解離散得來的方程組,就可以得到各網(wǎng)格節(jié)點處的所求變量值的變化量,用這一離散的變量分布式近似代替原微分方程的解析解。對于離散后的方程組，如果沒有邊界條件，方程組的解有無窮多個，而實際物理問題一般有確定的解，特別是在數(shù)值仿真方面，都有確定的數(shù)值解。任何物理研究都是在一定的條件下進(jìn)行的，都存在于特定的時空中，所以邊界條件體現(xiàn)了物理問題中所研究的實體與周圍環(huán)境之間的關(guān)系，確定的邊界條件使得物理問題的環(huán)境確定下來。半導(dǎo)體器件邊界條件包括物理邊界，如歐姆接觸界面、肖特基接觸界面和半導(dǎo)體/介質(zhì)接觸界面等；還包括了人為邊界。“人為邊界”是人為劃定的,如晶體管的外表面或襯底接觸面。由于在人為邊界上,電位和載流子濃度都是未知的,這種條件可以使用Neumann邊界條件。

當(dāng)對半導(dǎo)體基本物理模型離散后,得到的是一系列非線性的方程組,通常稱為偏微分方程組。半導(dǎo)體數(shù)值方法的最后一步就是求解這個高達(dá)數(shù)千階的偏微分方程組。偏微分方程組的解法有非耦合法(Gummel)和耦合法(Newton)兩種。每一種求解方法都需要一個試探性的初始解,然后根據(jù)一定的標(biāo)準(zhǔn),不斷調(diào)整解直至收斂。非耦合法是在方程之間弱耦合的假設(shè)情況下才成立的。如果得到的一系列偏微分方程組之間的耦合性很強(qiáng)烈,比如器件工作于大電流、高電壓的工作條件下,非耦合法收斂很慢,甚至失效。在這類問題的模擬中,應(yīng)該采用耦合法。假設(shè)有N個離散點,一般情況下,非耦合法只需要求解3個(N×N)階的稀疏矩陣,然而耦合法則需要求解一個3N×3N階的系數(shù)矩陣,所以耦合法要比非耦合法占用更多的儲存單元,且計算量大。耦合法的缺點是需要構(gòu)造和存儲復(fù)雜的Jacobi矩陣,每次迭代需要解龐大的線性方程組,直接求解法需要大量的內(nèi)存。幸運的是,隨著計算機(jī)內(nèi)存和性能的提高,解大規(guī)模線性方程組所需要的內(nèi)存和時間變得可以接受,因此耦合法得到了廣泛的應(yīng)用。對于任何一種方法,都必須求解矩陣。這些矩陣相當(dāng)大,它們的階數(shù)通常在100和400之間。一般情況下,它們都是稀疏的,因為每一行的非零元素個數(shù)少于總數(shù)的5%。

以Synopsys的Sentaurus TCAD為例，介紹其單粒子軟錯誤仿真采用的物理模型。單粒子軟錯誤是器件邏輯狀態(tài)的偶然性轉(zhuǎn)變，在雙極和 MOS 技術(shù)中都可以觀察到這種現(xiàn)象。當(dāng)重粒子穿透器件結(jié)構(gòu)，損失能量，產(chǎn)生大量電子-空穴對，引起電流突變，從而改變器件的邏輯狀態(tài)(如存儲單元中的 0 和 1)。影響單粒子效應(yīng)的重要因素包括：入射粒子的能量和類型，入射粒子的角度， LET 值與產(chǎn)生電子-空穴對數(shù)目間的關(guān)系。單粒子入射過程如圖 9所示。

圖9 重粒子入射到半導(dǎo)體材料中示意圖Fig.9 Illustration of heavy ion striking semiconductor material

重粒子引起的電子-空穴對產(chǎn)生率如下：

當(dāng)l

G(l,w,t)=GLET(l)×R(w,l)×T(t)

當(dāng)l≥lmax，

G(l,w,t)=0

式中，R(w,l)和T(t)分別描述產(chǎn)生速率隨空間位置和時間的變化;GLET(l) 是線性能量轉(zhuǎn)移產(chǎn)生密度，單位為cm-3。

T(t)定義為高斯函數(shù)：

式中，theavyion是重離子入射的時間;Shi是高斯函數(shù)的特征值。

空間分布函數(shù)R(w,l)默認(rèn)定義為指數(shù)函數(shù)：

也可以定義為高斯函數(shù)：

式中，w是據(jù)離化路徑的垂直距離;wt為特征距離，是離化路徑l的函數(shù)。

線性能量轉(zhuǎn)移產(chǎn)生密度GLET(l)如下：

GLET(l) =a1+a2×l+a3ea4×l+

k＇[c1×(c2+c3×l)c4+LET_f(l)]

式中，LET_f(l)是離化路徑l的函數(shù)，cm-3，當(dāng)激活關(guān)鍵詞PicoCoulomb時，單位變?yōu)閜C·μm-1。

3.3 基于SPICE的數(shù)值仿真(簡單的電路層級)[36-37]

SPICE(simulation program with integrated circuit emphasis)是最為普遍的電路級模擬程序，SPICE的網(wǎng)表格式成為了通常模擬電路和晶體管級電路描述的標(biāo)準(zhǔn)。SPICE仿真軟件模型與仿真器緊密地集成在一起，SPICE模型由兩部分組成：模型方程式和模型參數(shù)。由于提供了模型方程式，因而可以把SPICE模型與仿真器的算法非常緊密地聯(lián)接起來，可以獲得更好的分析效率和分析結(jié)果。SPICE模型已經(jīng)廣泛應(yīng)用于電子設(shè)計中，可對電路進(jìn)行非線性直流分析、非線性瞬態(tài)分析和線性交流分析。被分析的電路中的元件可包括電阻、電容、電感、互感、獨立電壓源、獨立電流源、各種線性受控源、傳輸線以及有源半導(dǎo)體器件。SPICE內(nèi)建半導(dǎo)體器件模型，用戶只需選定模型級別并給出合適的參數(shù)。理想的元器件模型，應(yīng)該既能正確反映元器件的電學(xué)特性又適于在計算機(jī)上進(jìn)行數(shù)值求解。一般來講，器件模型的精度越高，模型本身也就越復(fù)雜，所要求的模型參數(shù)個數(shù)也越多。這樣計算時所占內(nèi)存量增大，計算時間增加。而集成電路往往包含數(shù)量巨大的元器件，器件模型復(fù)雜度的少許增加就會使計算時間成倍延長。反之，如果模型過于粗糙，會導(dǎo)致分析結(jié)果不可靠。因此所用元器件模型的復(fù)雜程度要根據(jù)實際需要而定。如果需要進(jìn)行元器件的物理模型研究或進(jìn)行單管設(shè)計，一般采用精度和復(fù)雜程度較高的模型，甚至采用以求解半導(dǎo)體器件基本方程為手段的器件模擬方法。二維準(zhǔn)靜態(tài)數(shù)值模擬是這種方法的代表，通過求解泊松方程，電流連續(xù)性方程等基本方程結(jié)合精確的邊界條件和幾何、工藝參數(shù)，相當(dāng)準(zhǔn)確的給出器件電學(xué)特性。而對于一般的電路分析，應(yīng)盡可能采用能滿足一定精度要求的簡約模型，如BSIM模型。

等效電流源模型，如圖10所示，在單管的基礎(chǔ)上加了兩個電流源IDC、ISC和兩個電容CBS、CBD。IDc、ISc分別代表漏到體和源到體的傳導(dǎo)電流，IDd、ISd分別代表漏到體和源到體的電流。由于漏端正電壓會產(chǎn)生大的電場使得電子向漏端運動，因此一般情況下，IDc比ISc要大一點。圖10為在電路模擬軟件Power Spice中使用的等效電路。

其中，It是瞬時注入電流;XQ是注入的總電荷。τr和τf可以通過與 3D Fielday模擬擬合獲得。利用圖11在Power Spice中模擬可以得到臨界電荷。注入脈沖電流的電荷的總和(由XQ定義)叫做電路的臨界電荷。具有最小臨界電荷的晶體管的臨界電荷是電路存儲單元的臨界電荷。

圖10 晶體管等效電路 (電流源表示粒子入射)Fig.10 Transistor equivalent circuit (current sources represent particle injection)

(a)

(b)

(c)

圖11PowerSpice中使用的電荷注入方法
Fig.11ChargeinjectionmethodsinPowerSpice

針對每個門電路構(gòu)建電流脈沖庫，并在SPICE仿真中進(jìn)行注入，從而確定門電路輸出端電壓脈沖的寬度與發(fā)生概率。仿真方法如圖12所示。進(jìn)行分析時，必須考慮：(1)單元SPICE網(wǎng)表；(2)敏感區(qū)列表或者注入列表；(3)瞬態(tài)脈沖優(yōu)化庫?？紤]到電路版圖的特征，確定不同的敏感區(qū)，生成包含數(shù)千個瞬態(tài)脈沖的庫。針對特定的設(shè)計，瞬態(tài)電流的形貌、寬度和幅值的差別非常大。為了進(jìn)行快速評估，必須精簡用于注入的電流脈沖數(shù)量。通過仔細(xì)分析電流的參數(shù)和特征(形貌、幅值和寬度)，可以對電流進(jìn)行分類，從而獲得精簡的電流庫。自動多電流注入模塊修改初始的SPICE電路網(wǎng)表，在識別的敏感區(qū)自動添加電流源。為了更貼近真實情況并進(jìn)行簡化，可以采用SPICE分段線性波形(PWL)電流格式表征注入的電流。采用PWL文件進(jìn)行電流注入仿真，可以自動化處理，使得故障注入仿真更容易，也會提高計算的精度。

圖12 多瞬態(tài)電流仿真Fig.12 Multiple transient currents simulation

分析和精簡多瞬態(tài)電流非常重要，特別當(dāng)生成的瞬態(tài)電流列表非常大時。精簡用于仿真的瞬態(tài)電流數(shù)量，可以大幅度地減少仿真時間。在進(jìn)行瞬態(tài)電流分類時，必須考慮到單個入射事件引起的多個電流脈沖，并采用n元組電流脈沖來處理。對n元組電流創(chuàng)建類之前，首先要分類每個電流脈沖。第一次分類是基于瞬態(tài)電流的形貌。首先，定義電流形貌的類型；然后，針對每個類型用不同的特征進(jìn)行描述，包括幅值、斜率和30%幅值處的寬度等。采用這些判據(jù)，可以區(qū)分每一類中的脈沖類型。

這一步可以快速和彈性地定制化等效類。每一類的瞬態(tài)電流都可以用一個瞬態(tài)電流來代表。因此可以大幅度地減少仿真的瞬態(tài)電流數(shù)量。折中考慮到仿真的時間和精度，針對每一類，選擇上述的三個參數(shù)用于等效判據(jù)，從而可以確定等效類的數(shù)量。如果用戶選擇大量的類，每個類的參數(shù)都比較接近，則精度會提高，但仿真時間會增加。反之，如果選擇的類很少，每個類的參數(shù)相差較大，則仿真時間會減少，但精度會降低。完成對電流的分類之后，還需要進(jìn)一步分類電流n元組。有屬于同一類組分的n元組將會被歸類到一起。例如NAND2門電路有3敏感區(qū)。初始產(chǎn)生了88 755個 電流。定義了3種電流形貌，針對每種形貌創(chuàng)建16個電流類。最后，使用這些電流類構(gòu)建n元組。經(jīng)過這一過程，電流數(shù)量減小至3 399，占最初數(shù)量的3.83%。

在已識出來的敏感區(qū)進(jìn)行多瞬態(tài)電流故障注入。如圖13所示，如果區(qū)域1、2和3相連，一定能量的中子入射，不管偏置條件如何，都會同時向這三個敏感區(qū)注入瞬態(tài)電流。如果是重離子入射，僅認(rèn)為標(biāo)示的漏區(qū)為敏感結(jié)點。所以必須確定不同輸入矢量下的標(biāo)示漏區(qū)，針對特定的輸入組合，僅對標(biāo)示的漏區(qū)進(jìn)行瞬態(tài)故障注入。首先仿真所有輸入組合下的電路特性，考慮每個晶體管的柵壓值，從而確定其漏端是否需要被標(biāo)示。這樣，針對每一種輸入組合，都創(chuàng)建了標(biāo)示漏區(qū)的列表。

(a) Layout

(b) Corresonding schematic

表2給出了NAND2門電路的標(biāo)示漏區(qū)，用于重離子敏感度分析。同時還要確定標(biāo)示漏區(qū)對應(yīng)的晶體管類型(NMOS還是PMOS)，從而確定注入電流的符號。

表2 NAND2門電路的敏感區(qū)標(biāo)示Tab.2 Labeled sensitive regions in NAND2 gate circuit

采用自動化仿真，可以在一個仿真進(jìn)程中，考慮復(fù)雜邏輯門電路所有可能的輸入組合，并對數(shù)千個n元組電流進(jìn)行模擬。仿真的算法如下所示：

for each analyzed design

add stimuli and fault sources in the netlist

for eachn-tuple of currents

for each input combination

multiple injection in sensitive zones

save outputs

圖14給出了自動化仿真流程。在有效仿真之前，需要進(jìn)行不同階段的網(wǎng)表處理。首先執(zhí)行標(biāo)準(zhǔn)仿真，僅添加輸入激勵。然后，添加電流源。對于每個n元組電流仿真，產(chǎn)生新的網(wǎng)表，用真實的故障源替換掉之前的故障源模板。

每次故障注入時，電路單元輸出端的電壓脈沖以PWL格式保存，從而可以較容易地對比標(biāo)準(zhǔn)結(jié)果和故障注入仿真結(jié)果。在比較階段，電路單元輸出端的電壓脈沖寬度在VDD/2幅值處進(jìn)行取值，如圖15所示。實際上，對于每個輸入組合與故障注入仿真，都要計算瞬態(tài)脈沖的寬度。

圖14 自動仿真方法Fig.14 Automatic simulation technique

圖15 瞬態(tài)故障寬度測量Fig.15 Transient fault width measurement

3.4 電路級和系統(tǒng)級的單粒子軟錯誤的數(shù)值仿真[38-42]

評估軟錯誤情況下電路的行為特性。軟錯誤仿真借鑒了很多DFT(可測性設(shè)計)領(lǐng)域的成果。在電子設(shè)計實踐中，大量研究和使用故障仿真技術(shù)。最大的挑戰(zhàn)之一是處理的故障數(shù)量龐大。特定是，SET可以在任何時刻發(fā)生和到達(dá)，脈沖寬度PW有較大的范圍。故障仿真的方法對于軟錯誤仿真也是有用的：

首先，背景是特定的。根據(jù)電路設(shè)計文件、驗證環(huán)境和仿真工具，定義電路表征和故障模型，如之前所討論的。其次，構(gòu)建故障集，枚舉仿真中需要考慮的故障。電路描述用來確定電路特征，以便采用正確的故障模型。門級網(wǎng)表中包含組合單元和時序單元，組合單元輸出采用SET模型，而時序單元采用SEU模型。RTL表征產(chǎn)生信號列表，隨后被綜合成觸發(fā)器，可以采用SEU模型。大規(guī)模電路中會有大量的故障，因此需要精簡仿真所需的故障數(shù)。再次，仿真故障集中的故障，通常采用一些技術(shù)來加速仿真。還會采用一些其他的技術(shù)，確定仿真的故障是否產(chǎn)生真正的失效，并且記錄相應(yīng)的錯誤數(shù)據(jù)。仿真的一個重要方面是，根據(jù)其對電路功能的影響進(jìn)行故障分類。最后，分析仿真數(shù)據(jù)，提供給用戶故障注入后電路行為的相關(guān)數(shù)據(jù)。此外，進(jìn)一步處理故障數(shù)據(jù)，基于已有的數(shù)據(jù)進(jìn)行外推，形成完整的分析報告。

如圖16所示， 軟錯誤率分析被包含進(jìn)典型的設(shè)計流程中， 而軟錯誤率要求則作為電路整體可靠性的一部分。

圖16 設(shè)計流程中的軟錯誤率分析Fig.16 Soft error rate analysis in design flow

CircuitArchitecture/blockRTL/HLSGate-level netlist+timingMain interestSER budgetingSER assessment formitigation purposesAccurate SERassessmentDesign flowVery earlyMediumLateSEEanalysisaccuracySEUPoor/NaPoor/NaVery goodSEUSatisfactoryGoodVery goodSEGoodVery goodVery goodPositive aspectsBudgetingAbility to set SER targetsError mitigation strategyImplementation tech/lib-may be decided early with respect to SERAdequate circuit represen-tationFunctional SER assessment and improvementsEarly cell/library choicesFast simulation,existing DV environmentBest accuracySER of the actual imple-mentationSpecific SER optimizationsNegative aspectsVery approcimate,final circuit may be widely dif-ferentNo functional SERFinal circuit implem not knownPoor SET handlingNo timing considerationSome SER improvement may arrive too late/unpracticalNetlist & timing files may be cumbersome to use (long simulations big SDF files etc.)

單粒子效應(yīng)是電路系統(tǒng)整體可靠性的一部分。確實，SEE可以導(dǎo)致功能暫時或永久性喪失，以及數(shù)據(jù)破損?？煽啃怨こ處熆梢圆捎媒?jīng)典的可靠性概念，用來建模和匯總SEE對電路行為的影響。執(zhí)行該計算，SEE分析可以分成若干步驟，呼應(yīng)標(biāo)準(zhǔn)設(shè)計流程中的概念。更為重要的是，專業(yè)人員可以在SER(軟錯誤率)分析流程中分享和交換SER知識與技能，處理不同的步驟。

第一步要考慮每個單元的物理現(xiàn)象與行為。該分析耗時耗力，需要測試電路設(shè)計、輻照實驗以及特定的工具等。然而，對于特定的單元庫，該過程僅需一次。第一步的結(jié)果是，特定環(huán)境下，組合單元、時序單元和存儲單元的SET/SEU發(fā)生概率。出于完整性的考慮，需要給出瞬態(tài)脈沖的寬度分布。由于受影響單元輸出端的瞬態(tài)脈沖幅值過小或?qū)挾冗^窄，有一些SET對電路沒有任何影響。因此引入電學(xué)降額EDR的概念，用來描述這類SET的百分比。SER表征結(jié)果與標(biāo)準(zhǔn)單元庫相關(guān)。設(shè)計工程師使用該結(jié)果評估電路的敏感度，并進(jìn)一步優(yōu)化。

第二步考慮從受影響單元的輸出端沿電路路徑的故障傳輸。需要注意的是，SEE會在時鐘周期的任何時刻發(fā)生。SEE發(fā)生時刻相對于時鐘邊沿的位置，決定了該故障能否在鎖存窗口內(nèi)到達(dá)一些時序單元，并轉(zhuǎn)化為錯誤?？梢砸霑r序降額的概念，考慮上述效應(yīng)。從邏輯角度，故障能否傳輸，可以引入邏輯降額的概念。該步驟決定了,初始SEU/SET沿組合邏輯傳輸，被流水線中時序單元捕獲，并產(chǎn)生軟錯誤的概率。因此該步驟決定了,在SEU/SET發(fā)生的時鐘周期內(nèi)它們的影響。然后進(jìn)一步分析在后續(xù)的時鐘周期內(nèi)，軟錯誤在整個電路設(shè)計中傳輸所產(chǎn)生的影響。

第三步處理更高階的軟錯誤結(jié)果。這些錯誤有可能被丟棄，對電路沒有任何影響；有可能潛伏在電路中，在一定時長內(nèi)，沒有觀測到失效；也有可能導(dǎo)致不同嚴(yán)重性程度的失效。可以引入功能性降額的概念，來表征能夠引起失效的錯誤的比例。

需要強(qiáng)調(diào)“初始時鐘周期”降額(包括電學(xué)/時序/邏輯降額)和“多時鐘周期”降額(功能性降額)間的差異。在初始時鐘周期，故障的傳輸和鎖存與工藝、標(biāo)準(zhǔn)單元庫以及電路網(wǎng)表實現(xiàn)強(qiáng)相關(guān)。初始時，在RTL/HLS/更高階表征相同的情況下，電路的具體實現(xiàn)可以有多種選擇，并且在出現(xiàn)故障時它們的行為特性不同。然而，只要RTL描述相同，即使電路的具體實現(xiàn)不同，功能性降額都是一樣的。因此，對于電學(xué)、時序和邏輯降額，需要電路表征與最終實現(xiàn)相匹配。而對于功能性降額，可以采用更高階的描述。

可以在門級對SET進(jìn)行建模，即特定時長內(nèi)邏輯值取反。選擇該時長有一定技巧，要求故障仿真和更精確的仿真方法(例如模擬法)對電路產(chǎn)生的影響相同。有時，這無法實現(xiàn)。因為門級電路和信號傳輸模型不夠準(zhǔn)確，不適合仿真小幅值和窄寬度的瞬態(tài)脈沖。可以采用模擬SPICE仿真，更為準(zhǔn)確地評估SET沿組合單元網(wǎng)絡(luò)傳輸，直至確定SET消失，或者信號足夠強(qiáng)，僅用邏輯仿真就能夠充分評估。對于電學(xué)降額，需要評估有效邏輯脈沖，其對電路的影響與初始模擬脈沖相同。具體評估的方面有受影響單元輸出端的容性負(fù)載，SET斜率與下游單元的線性行為和SET幅值與下游單元的閾值電壓。

當(dāng)時序單元結(jié)點的電流脈沖足夠強(qiáng)時，單元狀態(tài)翻轉(zhuǎn)，產(chǎn)生SEU，單元輸出改變，直到時鐘周期末新值被鎖存。與之相反，SET在組合邏輯單元輸出端產(chǎn)生短脈沖，并且可能在時鐘周期結(jié)束前消失。SET從生成位置開始，沿組合邏輯單元傳輸，直到時序單元輸入端(通常是觸發(fā)器)。如果瞬態(tài)故障被時序單元捕獲，則產(chǎn)生錯誤；否則將消失，沒有任何影響。為了被捕獲，故障必須在鎖存窗口內(nèi)到達(dá)時序單元輸入端。觸發(fā)器的鎖存窗口對應(yīng)于tsetup和thold。該時長內(nèi)的故障是發(fā)生時刻和傳輸路徑延遲的函數(shù)，也依賴于到達(dá)觸發(fā)器輸入端瞬態(tài)脈沖的寬度和波形。到達(dá)觸發(fā)器輸入端瞬態(tài)脈沖的寬度和波形，依賴于初始瞬態(tài)波形的寬度與波形，以及沿電路單元傳輸引起的變形。

邏輯降額(LDR)用來評估邏輯故障從受影響單元輸出傳輸?shù)綍r序/存儲單元輸入的過程。根據(jù)電路的狀態(tài)(信號值和單元輸出值)，故障傳輸可能會受到邏輯屏蔽。例如，對于AND門電路，單個低電平的輸入會屏蔽所有其他輸入端的故障?？煽啃灶I(lǐng)域?qū)τ贚DR評估已經(jīng)研究得較為透徹。設(shè)計者可以參考很多研究論文、方法和工具，來評估電路LDR。對于非常復(fù)雜的電路和設(shè)計，可以采用標(biāo)準(zhǔn)的仿真器(編譯器驅(qū)動、表格驅(qū)動或者事件驅(qū)動)進(jìn)行故障注入和仿真。為了優(yōu)化故障傳輸評估，可以采用一些特定的仿真技術(shù)，例如并行故障仿真、單圖形并行故障傳輸和并行圖形單故障傳輸?shù)取?/p>

功能降額(FDR)的目的在于評估SE是否對電路/板級/系統(tǒng)的功能造成可觀測到的影響。功能降額考慮到了電路的真實使用情況，以及系統(tǒng)的功能。通常，熟識系統(tǒng)架構(gòu)和功能的人員給出是否失效的判據(jù)。因此，功能降額的評估工作，需要可靠性工程師(軟錯誤率專家)和系統(tǒng)工程師協(xié)同工作。此外，臨界參數(shù)可以添加至故障類，所以失效分類有一些主觀性。而且，電路的工作情況對失效分析有顯著的影響。不同模式和應(yīng)用的電路，其軟錯誤相關(guān)的失效也不同。所以，功能降額評估必須考慮特定的功能，以及相關(guān)功能參數(shù)的影響。對于CPU等通用電路，其應(yīng)用范圍非常廣，使得FDR分析非常復(fù)雜。FDR計算需要考慮多個時鐘周期內(nèi)的軟錯誤傳輸。這是為了評估a) 軟錯誤是否消除，是否已對電路工作沒有了影響；b) 是否潛伏在電路里，不能觀測其對電路工作的影響；c) 是否產(chǎn)生功能性失效。

上文提出了SEE仿真的工具和方法，該方法可以精確表征輻照環(huán)境下電路的行為特性。但是分析時間過長，需要在規(guī)劃項目進(jìn)度時將其考慮進(jìn)去。此外，可靠性工程師和設(shè)計工程師的協(xié)同也非常重要，因此限制了軟錯誤專家的自主性。任何軟錯誤率相關(guān)的優(yōu)化，都需要反饋給設(shè)計工程師，因此需要更多的時間。

設(shè)計工程師經(jīng)常需要可靠和快速的工具，進(jìn)行快速設(shè)計迭代和電路優(yōu)化。執(zhí)行軟錯誤率評估等分析，情況也是相同的，需要專業(yè)的知識與技能。多數(shù)情況，軟錯誤率工具會集成到標(biāo)準(zhǔn)的設(shè)計流程中(例如，快速原型平臺)，采用標(biāo)準(zhǔn)的文件格式和概念。此外，在設(shè)計流程中，不同的工程師要共享軟錯誤率數(shù)據(jù)(例如，單元軟錯誤率表征數(shù)據(jù))。

SER工具可以提供靜態(tài)方法，快速評估電路或系統(tǒng)的軟錯誤率，滿足上述需求。這種情況下，降額因子非常有用，因為全局SER是不同電路部分SER與不同的降額因子相乘再求和。該方法非常靈活，可以在不同的表征層級上對電路進(jìn)行劃分?；陂T級網(wǎng)表，已知電路的具體實施和詳細(xì)數(shù)據(jù)，可以計算每個單元對于軟錯誤率的貢獻(xiàn)。基于模塊級，可以快速評估整個系統(tǒng)的軟錯誤率，然后構(gòu)建充分的錯誤處理方法和軟錯誤率約束，為實施團(tuán)隊提出意見。

4 趨勢和展望[43-49]

長期以來，縮小集成電路芯片的特征尺寸和增大硅片直徑是推動集成電路技術(shù)進(jìn)步的兩大要素。近年來，隨著傳統(tǒng)工藝和常規(guī)材料物理極限的逼近以及研發(fā)成本的急劇上升，這一路線越來越難以實現(xiàn)摩爾定律的持續(xù)。在此形勢下，摩爾定律開始出現(xiàn)新的驅(qū)動方式，主要有三個方向：1) 延續(xù)摩爾定律；2) 超越摩爾定律；3)跨越硅基CMOS。

1) 延續(xù)摩爾定律

面向高性能、低功耗、低成本的集成電路市場需求，通過新工藝、新材料和新結(jié)構(gòu)器件的創(chuàng)新和引入，推動集成電路芯片的特征尺寸繼續(xù)向不斷縮小的方向發(fā)展。

該方向相關(guān)的主要技術(shù)包括：

新工藝：如7納米及以下邏輯工藝、1x納米及以下存儲器制造工藝等；

新材料：如高k柵介質(zhì)/金屬柵材料、Ge/III-V族高遷移率溝道材料、GeSi源漏應(yīng)變材料等；

新結(jié)構(gòu)：如三維多柵邏輯器件(FinFET)、隧穿型邏輯晶體管(TFET)、納米線、三維存儲器(3D)、阻變存儲器(RRAM)、自旋轉(zhuǎn)移力矩磁存儲器(STT-MRAM)等。

2) 超越摩爾定律

面向物聯(lián)網(wǎng)、移動互聯(lián)網(wǎng)、智能機(jī)器人等新興信息產(chǎn)業(yè)的市場需求，以價值優(yōu)先和功能多樣化為目標(biāo)，不特別強(qiáng)調(diào)縮小芯片特征尺寸，通過新型器件和電路的功能擴(kuò)展及多功能集成，向以非縮比驅(qū)動的新功能器件開發(fā)與系統(tǒng)集成方向發(fā)展，為集成系統(tǒng)在數(shù)字化“大腦”周圍建立起感知和連接外部世界的能力。

該方向相關(guān)的主要技術(shù)包括：

新功能器件：如模擬芯片、射頻芯片、生物芯片、功率器件、能源器件、光電子器件、MEMS傳感器等；

集成技術(shù)：如系統(tǒng)級封裝(SiP)、三維芯片集成(3D IC)、多功能系統(tǒng)級組裝等。

3) 跨越硅基CMOS

隨著集成電路特征尺寸的進(jìn)一步縮小，單純靠器件微縮來提高器件性能和集成度的技術(shù)路線已經(jīng)受到基本物理原理和高功耗的限制。而隨著物聯(lián)網(wǎng)、互聯(lián)網(wǎng)+、大數(shù)據(jù)的蓬勃發(fā)展，人類對于高速、低功耗、高密度信息處理和存儲技術(shù)的要求卻越來越高，以新材料、新結(jié)構(gòu)和新原理為特點的后摩爾時代信息器件技術(shù)開始得到學(xué)術(shù)界和工業(yè)界的廣泛關(guān)注，成為微納制造電子科學(xué)的重大前沿，也是未來各國競相力爭的重大高技術(shù)領(lǐng)域。

目前，美國、日本、歐盟、韓國等集成電路產(chǎn)業(yè)強(qiáng)國以及英特爾、臺積電、三星等集成電路工業(yè)巨頭都投入了大量人力和物力開發(fā)后摩爾時代的新器件技術(shù)。該方向相關(guān)的主要技術(shù)包括：

基于電荷傳輸?shù)男滦推骷喝缲?fù)電容器件、原子開關(guān)器件、基于新材料(如石墨烯、碳納米管、有機(jī)材料、MoS2、WSe2)的器件等；

基于非電荷傳輸?shù)男缕骷喝缱孕骷?、量子器件、光子器件、極化器件、等離子器件、納米磁疇器件、分子態(tài)和聲子器件等。

雖然按照摩爾定律的等比例縮小步伐大幅度變緩，但大量的新材料、新工藝、新器件、新電路和新應(yīng)用不斷涌現(xiàn)，而關(guān)于它們的單粒子軟錯誤的數(shù)值仿真和實驗技術(shù)還幾乎處于空白狀態(tài)，太多的研究工作等待著學(xué)者們開展和挖掘。

此外，進(jìn)入到了納米尺度，工藝的波動性對器件和電路的影響越來越嚴(yán)重。幾乎沒有制造工藝會不受其制造實體變化的影響，這對于半導(dǎo)體產(chǎn)業(yè)尤為如此，因為某些關(guān)鍵層僅有幾個原子厚度。半導(dǎo)體器件的行為和特征受變化的制造參數(shù)影響嚴(yán)重。廠商們已經(jīng)對量產(chǎn)產(chǎn)品的波動性進(jìn)行了多年的整合。在產(chǎn)品波動性的預(yù)定窗口內(nèi)，可以保證晶體管的功能和性能。另一方面，很少有關(guān)于這方面軟錯誤研究被發(fā)表，而溝道中的隨機(jī)摻雜波動(RDF)可能嚴(yán)重影響閾值電壓，從而改變器件對輻射的響應(yīng)。這需要在納米尺度下單粒子軟錯誤的數(shù)值仿真中予以考慮。

[1]陳偉, 楊海亮, 郭曉強(qiáng), 等. 空間輻射物理及應(yīng)用研究現(xiàn)狀與挑戰(zhàn)[J]. 科學(xué)通報, 2017, 62(10): 978-989. (CHEN Wei, YANG Hai-liang, GUO Xiao-qiang, et al. The research status and challenge of space radiation physics and application[J]. Chin Sci Bull, 2017, 62(10): 978-989.

[2]陳偉, 丁李利, 郭曉強(qiáng). 半導(dǎo)體器件輻射效應(yīng)數(shù)值模擬技術(shù)研究現(xiàn)狀與發(fā)展趨勢[J]. 現(xiàn)代應(yīng)用物理, 2018, 9(1): 010101. (CHEN Wei, DING Li-li, GUO Xiao-qiang. Current research and development tendencies of modeling and simulation of radiation effects in semiconductor devices[J]. Modern Applied Physics, 2018, 9(1): 010101.

[3]陳偉, 郭曉強(qiáng), 姚志斌, 等. 空間輻射效應(yīng)地面模擬等效的關(guān)鍵基礎(chǔ)問題[J]. 現(xiàn)代應(yīng)用物理, 2017, 8(2): 020101. (CHEN Wei, GUO Xiao-qiang, YAO Zhi-bin, et al. Key basic issues in equivalent gound simulation of space radiation effects[J]. Modern Applied Physics, 2017, 8(2): 020101.)

[4]劉忠立. 先進(jìn)半導(dǎo)體材料及器件的輻射效應(yīng)[M]. 北京: 國防工業(yè)出版社， 2008. (LIU Zhong-li. Radiation Effects in Advanced Semiconductor Materials and Devices[M]. Beijing: National Defense Industry Press, 2008.)

[5]劉文平. 硅半導(dǎo)體器件輻射效應(yīng)及加固技術(shù)[M]. 北京： 科學(xué)出版社， 2013. (LIU Wen-ping. Radiation Effects and Hardening Techniques of Silicon Semiconductor Devices [M]. Beijing: Science Press, 2013.)

[6]BAGATIN M, GERARDIN S. Ionizing Radiation Effects in Electronics: From Memories to Imagers[M]. CRC Press, 2015.

[7]WEIDE-ZAAGE K, CHRZANOWSKA-JESKE M. Semiconductor Devices in Harsh Conditions[M]. CRC Press, 2016.

[8]SCHRIMPF R D, FLEETWOOD D M. Radiation Effects and Soft Errors inn Integrated Circuits and Electronic Devices [M]. World Scientific, 2004.

[9] CRESSLER J, MANTOOTH H. Extreme Environment Electronics [M]. CRC Press, 2012.

[10] BI J S, HAN Z S, ZHANG E X, et al. The impact of X-ray and proton irradiation on HfO2/Hf-based bipolar resistive memories [J]. IEEE Trans Nucl Sci, 2013, 60(6): 4 540-4 546.

[11] 韓鄭生. 抗輻射集成電路概論[M]. 北京：清華大學(xué)出版社，2011. (HAN Zheng-sheng. Introduction to Radiation Hardened Integrated Circuit[M]. Beijing: Tsinghua University Press, 2011.)

[12] 賴祖武. 抗輻射電子學(xué)：輻射效應(yīng)及加固原理[M]. 北京：國防工業(yè)出版社，1998. (LAI Zu-wu. Radiation Hardened Electronics: Radiation Effect and Hardening Principles[M]. Beijing: National Defense Industry Press, 1998.)

[13] 沈自才. 抗輻射設(shè)計與輻射效應(yīng)[M]. 北京：中國科學(xué)技術(shù)出版社，2015. (SHEN Zi-cai. Radiation Hard Design and Radiation Effects[M]. Beijing: China Science and Technology Press, 2015.)

[14] 沈自才. 空間輻射環(huán)境工程[M]. 北京：中國宇航出版社，2013. (SHEN Zi-cai. Space Radiation Environment Engineering [M]. Beijing: China Space Press, 2013.)

[15] IBE E. Terrestrial Radiation Effects in ULSI Devices and Electronic Systems[M]. Wiley-IEEE Press, 2015.

[16] 韓鄭生，畢津順. 現(xiàn)代電子系統(tǒng)軟錯誤[M]. 北京：電子工業(yè)出版社，2016. (HAN Zheng-sheng, BI Jin-shun. Soft Errors in Modern Electronic Systems [M]. Beijing: Publishing House of Electronics Industry, 2016.)

[17] 韓鄭生，沈自才，丁義剛，等. 空間單粒子效應(yīng)[M]. 北京：電子工業(yè)出版社, 2016. (HAN Zheng-sheng, SHEN Zi-cai, DING Yi-gang, et al. Single Event Effects in Aerospace [M]. Beijing: Publishing House of Electronics Industry, 2016.)

[18] 王躍科， 邢克飛， 楊俊， 等. 空間電子儀器單粒子效應(yīng)防護(hù)技術(shù)[M]. 北京：國防工業(yè)出版社, 2010. (WANG Yue-ke, XING Ke-fei, YANG Jun, et al. Single-Event-Effects Mitigation Techniques for Space Electronics Equipment [M]. Beijing: National Defense Industry Press, 2010.)

[19] 陳偉, 石紹柱, 宋朝暉, 等. 大氣中子在先進(jìn)存儲器件中引起的軟錯誤[M]. 北京： 國防工業(yè)出版社， 2015. (CHEN Wei, SHI Shao-zhu, SONG Chao-Hui, et al. Terrestrial Neutron-Induced Soft Errors in Advanced Memory Devices [M]. Beijing: National Defense Industry Press, 2015.)

[20] SAYIL S. Soft Error Mechanisms: Modeling and Mitigation[M]. Springer, 2016.

[21] AUTRAN J, MUTEANU D. Soft Errors: From Particles to Circuits [M]. CRC Press, 2015.

[22] REN Y, CHEN L, BI J S. An RHBD bandgap reference utilizing single event transient isolation technique [J]. IEEE Trans Nucl Sci, 2016, 63(3): 1 927-1 933.

[23] WANG H B, LIU R, CHEN L, et al. A novel built-in current sensor for N-WELL SET detection [J]. Journal of Electronic Testing Theory & Appliacations, 2015, 31(4): 395-401.

[24] 吳馳, 畢津順, 滕瑞, 等. 復(fù)雜數(shù)字電路中的單粒子效應(yīng)建模綜述[J]. 微電子學(xué)，2016,46(1): 117-123. (WU Chi, BI Jin-shun, TENG Rui, et al. Review of modeling for single event effect in complex digital circuits [J]. Microelectronics, 2016, 46(1): 117-123.)

[25] BI J S, HAN Z S. Mitigation of soft errors in resistive switching random-access-memories [C]// IEEE International Conference on Electron Devices and Solid-State Circuits, Chengdu, 2014.

[26] 郭紅霞，陳雨生，周輝，等. 靜態(tài)隨機(jī)存儲器單粒子翻轉(zhuǎn)效應(yīng)的二維數(shù)值模擬[J]. 原子能科學(xué)技術(shù), 2003, 37(6): 508-512. (GUO Hong-xia, CHEN Yu-sheng, ZHOU Hui, et al. Two-dimensional numerical simulation of the effect of single event upset for SRAM [J]. Atomic Energy Science and Technology, 2003，37(6): 508-512.)

[27] 畢津順. 部分耗盡SOI器件研究[D]. 北京：中國科學(xué)院，2008. (BI Jin-shun. Study on partially depleted SOI devices [D]. Beijing: Chinese Academy of Sciences, 2008.)

[28] GU S, LIU J, ZHAO F, et al. Influence of edge effects on single event upset susceptibility of SOI SRAM [J]. Nucl Instru Methods Phys B, 2015, 342: 286-291.

[29] 賈少旭. 基于GEANT4的半導(dǎo)體器件單粒子翻轉(zhuǎn)效應(yīng)研究[D]. 北京：中國科學(xué)院, 2013. (JIA Shao-xu. Study on single-event-upset effects in semiconductor devices by GEANT4[D]. Beijing: Chinese Academy of Sciences, 2013.)

[30] 賈少旭, 畢津順, 曾傳濱, 等. 核反應(yīng)影響半導(dǎo)體器件單粒子翻轉(zhuǎn)的GEANT4仿真[J]. 核技術(shù), 2012, 35(10): 765-770. (JIA Shao-xu, BI Jin-shun, ZENG Chuan-bin, et al. Geant4 simulation of contribution of nuclear reaction to single event upset [J]. Nuclear Technique, 2012，35(10): 765-770.)

[31] BI J S, ZENG C B, GAI L C, et al. Estimation of pulsed laser induced single event transient in a partially-depleted silicon-on-insulator 0.18 μm MOSFET [J]. Chinese Physics B, 2014, 23(8): 631-635.

[32] BI J S, CHEN L, HAN Z S, et al. Body bias effects on the single-event-transient response of PDSOI devices [C]// IEEE Radiation and its Effects on Components and Systems, Moscow, 2015.

[33] 郭紅霞，張義門，陳雨生，等. MOSFET單粒子翻轉(zhuǎn)效應(yīng)的二維數(shù)值模擬[J]. 西安電子科技大學(xué)學(xué)報，2002，29(4): 461-464. (GUO Hong-xia, ZHANG Yi-men, CHEN Yu-sheng, et al. Two-dimensional numerical simulation of the effect of the single event upset for MOSFET [J]. Journal of Xidian University, 2002，29(4): 461-464.)

[34] 李培，郭紅霞，郭旗，等. 鍺硅異質(zhì)結(jié)雙極晶體管單粒子效應(yīng)加固設(shè)計與仿真[J]. 物理學(xué)報，2015，64(11): 118502. (LI Pei, GUO Hong-xia, GUO Qi. Simulation and sesign of single event effect radiation hardening for SiGe hetero junction bip olar transistor[J]. Acta Phys Sin, 2015，64(11): 118502.)

[35] 畢津順, 海潮和, 韓鄭生. 深亞微米SOI射頻 LDMOS功率特性研究 [J]. 物理學(xué)報, 2011, 60(1): 081501. (BI Jin-shun, HAI Chao-he, HAN Zheng-sheng. Study on power characteristics of deep sub-micron SOI RF LDMOS [J]. Acta Physica Sinica, 2011, 60(1): 081501.)

[36] 范子菡, 畢津順, 羅家俊. 基于PDSOI單粒子翻轉(zhuǎn)物理機(jī)制的SPICE模型研究[J]. 微電子學(xué)與計算機(jī), 2011, 28(12): 40-45. (FAN Zi-han, BI Jin-shun, LUO Jia-jun. A study of physics-basis SEU SPICE model [J]. Microelectronics and Computer, 2011，28(12): 40-45.)

[37] KAUPPILA J S, STERNBERG A L, ALLES M L, et al. A bias-dependent single-event compact model implemented into BSIM4 and a 90 nm CMOS process design kit [J]. IEEE Trans Nucl Sci, 2009, 56(6): 3 152-3 157.

[38] YU T J, CHEN S M, CHEN J J, et al. Effect of supply voltage and body-biasing on single-event transient pulse quenching in bulk fin field-effect-transistor process [J]. Chin Phys B, 2016, 25(4): 049401.

[39] HUANG P, CHEN S, CHEN J. Mechanism of floating body effect mitigation via cutting off source injection in a fully-depleted silicon-on-insulator technology [J]. Chin Phys B, 2016, 25(3): 036103.

[40] TANG H K, CANNON E H. SEMM-2: A Modeling System for Single Event Upset Analysis [J]. IEEE Trans Nucl Sci, 2004, 51(6): 3 342-3 348.

[41] MUNTEANU D, AUTRAN J L. Modeling and simulation of single-event effects in digital devices and ICs [J]. IEEE Trans Nucl Sci, 2008, 55(4): 1 854-1 878.

[42] WELLER R A, REED R A, WARREN K M, et al. General framework for single event effects rate prediction in microelectronics [J]. IEEE Trans Nucl Sci, 2009, 56(6): 3 098-3 108.

[43] WANG H B, BI J S, LI M L, et al. An area efficient SEU-tolerant latch design[J]. IEEE Trans Nucl Sci, 2014, 61(6): 3 660-3 666.

[44] KHAN H, HOUNSHELL D, FUCHS E. Science and research policy at the end of Moore's law[J]. Nature Electronics, 2018, 1: 14-21.

[45] TRACK E, FORBES N, STRAWN G. The End of Moore’s Law[J]. Computing in Science & Engineering, 2017, 19(2): 4-6.

[46] INGEBRANDT S. Bioelectronics: Sensing beyond the limit[J]. Nature Nanotechnology, 2015, 10: 734-734.

[47] DUTTA S, CHANG S, KANI N, et al. Non-volatile Clocked Spin Wave Interconnect for Beyond-CMOS Nanomagnet Pipelines[J]. Scientific Reports, 2015, 5: 9861.

[48] MOU X, REGISTER L, MACDONALD A, et al. Bilayer Pseudospin Junction Transistor (BiSJT) for Beyond-CMOS Logic[J]. IEEE Transactions on Electron Devices, 2017, 64(11): 4 759-4 762.

[49] THEAN A, COLLAERT N, RADU L, et al. Heterogeneous nano-to wide-scale Co-integration of beyond-Si and Si CMOS devices to enhance future electronics[J]. ECS Transactions, 2015, 66(4): 3-14.