鄧 超,田文科,王天石,劉洋志,仇原鷹
(1.中國電子科技集團公司 第二十九研究所,四川 成都,610036;2.西安電子科技大學 機電工程學院,陜西 西安,701071)
近年來,信息技術的發(fā)展要求高速數據和高電流密度傳輸,電子線路日益向微型化、集成化和高頻化的方向發(fā)展。這就對電子元件提出了尺寸小、高頻、高可靠性、價格低廉和高集成度的要求。LTCC(Low Temperature Co-fired Ceramic)是1982年誕生的新型材料技術,多層LTCC基板技術[1]能將部分無源元件集成到基板中,使得其具有高速、高頻、高密度和高可靠性等優(yōu)點,有利于系統(tǒng)的小型化,提高電路的組裝密度,且有利于提高系統(tǒng)的可靠性[2-3]。該技術首先是將低溫燒結陶瓷粉制成厚度精確而且致密的生瓷帶,然后以生瓷帶作為電路基板材料,在基板上利用激光打孔、微孔注漿、精密導體漿料印刷等工藝制出所需要的電路圖形,并將多個無源元件 (如電容、電阻、濾波器、阻抗轉換器、耦合器等)埋入其中,最后疊壓在一起,在900℃燒結,制成三維電路網絡的無源集成組件[4]。
LTCC基板 (以下簡稱基板)在使用中,由于溫度場和結構場的共同作用,可能導致基板的某些部位因熱應力過大而產生裂紋,進而導致基板上的電路發(fā)生斷路失效。
針對因基板熱應力過大產生裂紋而導致電路失效的情況,目前的分析方法有枚舉法[5]、對比分析法[6]等。枚舉法是通過給圓角附一個初始值R0,以ΔR為增量,逐一地增大圓角半徑并計算各半徑下基板的應力分布,最后選出合適的圓角半徑R;對比分析法是通過改變熱應力較大位置處的特征形狀、結構尺寸等,并對不同的修改方案分別進行仿真計算,然后對仿真結果進行對比分析,最后根據變化趨勢選取比較合理的結構形狀和特征尺寸。但是對于特征較多的基板模型,其對應的設計變量也較多,采用上述方法比較復雜且工作量大、設計效率低,難以得到考慮全局應力降低的最優(yōu)解。因此本文采用響應面分析法和多目標遺傳算法,結合有限元分析軟件,對基板進行多應力目標的優(yōu)化問題研究。
使用三維建模軟件Pro/E建立基板的三維實體模型。基板的實體模型由七層LTCC單板組成,層與層之間通過漿料疊壓在一起,在900℃燒結成型。基板總體尺寸為61.40 mm×30.75 mm,總厚度為1.692 mm,如圖1所示。
圖1 基板模型圖Fig.1 Model of the LTCC substrate
基板的彈性模量為82 GPa,泊松比為0.26,密度為2.45 g/cm3,熱膨脹系數在25~300℃為7.0×10-6/℃?;寰W格尺寸取為1 mm,在厚度方向采取掃掠劃分,每層基板都劃分3層網格,劃分結果如圖 2所示,其中節(jié)點數:170572,單元數:30525。
圖2 基板的網格模型Fig.2 LTCC substrate grid model
基板底面通過焊料焊接在盒體上,因此將基板整體模型的底面設置為固定約束。同時對基板模型整體施加最高試驗溫度,即產生最大應力的125℃溫度載荷。
由有限元軟件分析結果可得,應力較大的地方主要發(fā)生在指狀結構倒圓角處和臺階腔體倒圓角處,如圖3所示,應力單位為MPa。 (圖中的目標1,2,3分別代表箭頭所指處的圓角應力最大值,將其作為后續(xù)優(yōu)化設計中的目標函數)。
圖3 基板應力云圖Fig.3 Stress nephogram of the LTCC substrate
影響基板結構應力的指狀結構特征主要包括指狀結構的寬度H和倒角R,如圖4(a)所示;影響基板結構應力的臺階腔結構特征主要包括臺階腔邊距L和V、倒角R,如圖4(b)所示。
將影響基板應力的上述4個尺寸特征設置為設計變量,見表1;選取基板應力較大的3個部位的應力作為目標函數 (參見圖3)。采用遺傳算法進行多目標優(yōu)化,對基板結構進行尺寸優(yōu)化設計。
圖4 影響基板應力的特征尺寸圖Fig.4 Feature size graphs of affecting the stress of the LTCC substrate
(1)設計變量:
(2)約束條件:
表1 設計變量的取值范圍Tab.1 Range of the design variables mm
(3)目標函數:
(1)Pareto最優(yōu)解
在多目標優(yōu)化問題中,一個目標的改變往往會造成其他目標的變化,只有各分目標相互協(xié)調,才能求得比較接近的最優(yōu)化方案。
多目標優(yōu)化的求解過程中往往出現(xiàn)一些不能單純地互相比較的解,即稱為Pareto最優(yōu)解或非支配解,它們的集合稱作Pareto最優(yōu)解集。
(2)多目標遺傳算法
多目標遺傳算法基于多目標優(yōu)化設計,根據不同的權重分配條件,獲得優(yōu)化問題的全體最優(yōu)解集。多目標遺傳算法的基礎特征是利用各代間包含潛在解的種群,進行多向性和全局性的搜索,因此是求解Pareto最優(yōu)解集的一種有效手段[7]。
多目標遺傳算法的基本流程是借助于適應值分配機制。本文采用的適應值分配機制方法為權重和方法,權重和方法是首先把權重分配給各個目標函數,之后通過加權求和把各個目標函數組合成為單一目標函數。優(yōu)化過程結束后,需要進行歸一化處理加權目標函數,從而完成對整體最優(yōu)解的選取。單一目標函數表示如下:
式中:f(X)是總目標函數;fj(X)表示第j個目標函數;ωj就是第j個目標函數在總目標函數中的權值,權值求和應滿足公式:
本文選取的3個目標函數 (基板3個倒角處的最大應力)在基板使用中的重要性是一致的,因此在權重分配上也是一致的,則各個目標函數的權值為:
本文總目標的初始值為:
局部靈敏度圖表能夠觀察輸入參數對輸出參數的影響程度。其中不同的顏色條表示相對應的輸入參數。在結構優(yōu)化中,當設計變量個數大于目標函數個數時,通過靈敏度分析可得到為實際應用各種迭代法實現(xiàn)最優(yōu)化而需要的設計變量?;鍍?yōu)化結果的局部靈敏度如圖5所示。
圖5 基板優(yōu)化結果的局部靈敏度示意圖Fig.5 Local sensitivities graph of the optimization results of the LTCC substrate
由圖5可得特征尺寸R、L和V對σ1的影響較大且均是遞減關系,而特征尺寸H對σ1影響十分微弱;特征尺寸R和L對σ2的影響較大且均是遞減關系,而特征尺寸H和V對σ2的影響十分微弱;特征尺寸R和H對σ3的影響較大,其中R對σ3為遞減關系,H對σ3為遞增關系,特征尺寸L和V對σ3的影響十分微弱。靈敏度示意圖也完全符合腔體結構應力 (σ1,σ2)與結構特征尺寸 (R、L、V)、指狀結構應力(σ3)與結構特征尺寸 (R、H)對應的關系。
分別研究靈敏度大的單個設計變量與單個目標函數之間的關系,可以表示為圖6所示的響應關系曲線。
圖6 單個設計變量與目標函數之間的影響曲線圖Fig.6 Influence plats of a single design variable to the target function
從圖6(a)可以看出,圓角特征尺寸R與σ1、σ2、σ3的關系均為單調遞減,即隨著圓角半徑的增大,應力集中現(xiàn)象逐漸消失,應力逐漸減小;從圖6(b)可以看出腔體特征尺寸L與σ1、σ2的關系均為單調遞減,即隨著L的增大,左腔體位置整體向基板中心偏移,應力逐漸減小;從圖6(c)可以看出,指狀特征尺寸H與σ3的關系為單調遞增,即隨著指狀寬度的增加,導致兩個指狀之間的距離減小,指狀間圓角的應力逐漸增大。從圖6(c)可以看出腔體特征尺寸V與σ1為二次函數關系,且在 (2.7,2.8)之間存在一個V使得σ1最小,右腔體在向中心偏移,由于腔體比左腔體尺寸稍大,可能靠近上邊界,因此存在一個轉折點。
此外,設計變量的組合對目標函數的3D響應面[8]圖也可以表示出來,圖7(a)為結構特征尺寸R、V組合與σ1的3D響應曲面圖,從圖中可以看出,兩個設計變量共同作用時σ1的最佳點;圖7(b)為結構特征尺寸R和L與σ2的3D響應曲面圖及最佳點;圖7(c)為結構特征尺寸R和H與σ3的3D響應曲面圖及最佳點。此外,其他設計變量的組合對目標函數的3D響應面云圖也均可表示出來,本文在此不作列舉。
綜合靈敏度分析和尺寸優(yōu)化分析,得到Pareto最優(yōu)解。優(yōu)化前后結構尺寸參數如表2所示,目標函數結果見表3所示。
表2 優(yōu)化前后結構尺寸參數Tab.2 Structure size parameters before and after optimization mm
表3 優(yōu)化前后目標函數結果對比Tab.3 Result contrasts of the target functions before and after optimization
圖7 設計變量與目標函數的3D響應曲面圖Fig.7 3D response surfaces graphs of the design variables and the target function
從表3可以看出,總目標f X()減小了14.4%,其中σ1減小程度為9.26%,σ2減小程度為16.66%,σ3減小程度為17.55%。結果表明腔體處倒角和指狀結構處的倒角應力都有比較明顯的減小,使基板的電路質量有了顯著的提高,有效降低了基板發(fā)生裂紋的可能性。
本文通過應用有限元分析軟件對基板模型進行熱應力分析,可以獲得基板的應力分布情況;然后綜合采用響應面分析法和多目標遺傳算法,通過靈敏度分析和尺寸優(yōu)化設計,得到多應力目標函數的Pareto最優(yōu)解?;褰Y構應力普遍減小,改善了基板的可靠性。同時對此類基板提供一種低應力的結構優(yōu)化方法。