劉東輝，喬瑞萍

（西安交通大學(xué)電子與信息工程學(xué)院，陜西 西安710049）

0 引言

目前車載導(dǎo)航定位系統(tǒng)大多采用北斗導(dǎo)航接收機(jī)進(jìn)行定位。由于導(dǎo)航信號的功率小，并且存在噪聲干擾以及來自無線廣播、惡劣天氣等其他形式的干擾。脈沖干擾可用帶通濾波器加以濾除，而對于帶內(nèi)干擾需要使用軟件無線電技術(shù)進(jìn)行處理以及自適應(yīng)抗干擾處理［1］。在自適應(yīng)抗干擾處理技術(shù)中有空域抗干擾，時(shí)域抗干擾以及頻域抗干擾技術(shù)。目前的應(yīng)用實(shí)例中，空時(shí)抗干擾技術(shù)已成為導(dǎo)航接收機(jī)主要的發(fā)展方向。本文分析了空時(shí)抗干擾技術(shù)架構(gòu)，對基于空時(shí)抗干擾技術(shù)的高斯賽德爾算法，多級維納濾波算法進(jìn)行了研究和仿真［2］。高斯賽德爾迭代算法計(jì)算量小，利用序列數(shù)據(jù)對權(quán)值不斷的迭代更新，完成對干擾信號進(jìn)行處理，然而當(dāng)干擾信號動態(tài)變化時(shí)，高斯賽德爾算法迭代時(shí)間較長，無法實(shí)時(shí)處理時(shí)變干擾信號。多級維納濾波算法復(fù)雜度較高，利用等長度的數(shù)據(jù)塊計(jì)算權(quán)值，然而當(dāng)干擾信號改變時(shí)，多級維納濾波無法對干擾信號狀態(tài)（干擾功率、干擾方向、頻率）轉(zhuǎn)換處的信號進(jìn)行處理。因此本文提出了高斯賽德爾算法和多級維納濾波算法相結(jié)合的方法，實(shí)現(xiàn)了對時(shí)變干擾信號處理，并可以滿足實(shí)時(shí)性的要求，更適應(yīng)復(fù)雜多變的干擾環(huán)境。

1 空時(shí)抗干擾技術(shù)

1.1 空時(shí)濾波架構(gòu)

空時(shí)濾波技術(shù)的核心思想是天線陣列對衛(wèi)星信號進(jìn)行空域采樣，構(gòu)成了空時(shí)抗干擾的空域部分。每個天線通道的橫向延時(shí)構(gòu)成了空時(shí)抗干擾的時(shí)域部分［2］。空時(shí)抗干擾首先根據(jù)天線陣列的各個陣元之間的相位差進(jìn)行空域?yàn)V波，使某個方向的干擾信號得到衰減，然后對每個陣元接收的時(shí)域信號進(jìn)行時(shí)域?yàn)V波處理，使某些頻率的干擾信號得到衰減，從而達(dá)到了空時(shí)二維處理?？諘r(shí)濾波架構(gòu)如圖1所示。

圖1 空時(shí)濾波架構(gòu)

在圖1中，導(dǎo)航信號以及干擾信號經(jīng)過M 個天線陣元采集，并經(jīng)過延時(shí)單元，輸入到抗干擾信號處理板中，信 號 為 X ＝ ［x11，x12，…，x1k，…，xM1，xM2，…，xMk］。每個輸入信號的權(quán)系數(shù)，即權(quán)值為W＝［w11，w12，…，w1k，…，wM1，wM2，…，wMk］T。因 此 輸 出 信號為y＝WHX，通過權(quán)值W 完成了對導(dǎo)航信號的處理。

1.2 高斯賽德爾迭代算法

在一般情況下，GPS導(dǎo)航信號采用擴(kuò)頻形式進(jìn)行傳輸。在傳輸過程中，噪聲加干擾信號的功率比導(dǎo)航信號的功率強(qiáng)的多，衛(wèi)星信號會淹沒在噪聲信號和干擾信號中，因此需要約束導(dǎo)航信號方向上wHS＝1，調(diào)制其他權(quán)值使輸出信號的功率最小，達(dá)到了干擾信號的抑制目的［3］，即：

式中，Rxx為陣列接收信號（有用信號、干擾信號、噪聲）的自相關(guān)矩陣，S＝［1，0，…，0］T為約束矩陣，即約束第一個陣元的權(quán)值為1，由拉格朗日乘子法可得，權(quán)值：

當(dāng)干擾信號為平穩(wěn)干擾信號時(shí)，1／（SHS）為定值，可假設(shè)權(quán)值為W＝S，將公式左右同時(shí)乘以Rxx可得到權(quán)值求解式：

將公式兩邊都加上W可得：

可得權(quán)值迭代公式：

式中，C迭代算法的系數(shù)矩陣，I為單位矩陣。利用Guass-Seidel迭代法可表示為：

可得如下所示迭代格式：

1.3 多級維納濾波降維算法

在導(dǎo)航信號的方向未知的情況下，假設(shè)天線陣列第一個陣元收到的信號為期望信號d0（k），設(shè)存在權(quán)值W使輸出信號WHX0（k）與期望信號d0（k）的誤差e（k）最小，即：

通過最陡下降法，根據(jù)E（e（k）2）／W ＝0，可得到空時(shí)自適應(yīng)濾波權(quán)值為：

對式（9）需要進(jìn)行矩陣求逆運(yùn)算，計(jì)算量較大，在實(shí)際工程應(yīng)用中會造成設(shè)備成本較高，因此考慮使用多級維納濾波器進(jìn)行實(shí)現(xiàn)［4］。多級維納濾波器分為前向遞推與后向解析過程，其結(jié)構(gòu)如圖2所示。

圖2 多級維納濾波器

前向遞推過程利用選通矩陣hk和阻塞矩陣Bk將輸入信號分解為期望信號d（k）和不含期望信號的信號x（k），通過前向遞推的多級分解將輸入信號分解不含干擾信號的導(dǎo)航信號，此時(shí)前向遞推濾波器完成了信號的前向分解作用［4］。在后向解析濾波器中，通過對每一級的分解的誤差向量與上一級期望向量的運(yùn)算得到了每一級分解的權(quán)值Wd：

并通過與選通矩陣與阻塞矩陣進(jìn)行運(yùn)算得到了多級維納濾波權(quán)值：

多級維納濾波器等效權(quán)值：

1.4 結(jié)合算法

在動態(tài)干擾環(huán)境中，由于干擾信號的參數(shù)發(fā)送變化，高斯賽德爾算法收斂較慢，不能有效地處理實(shí)時(shí)信號。多級維納濾波算法求解權(quán)值需要計(jì)算一定長度的數(shù)據(jù)塊，在干擾信號狀態(tài)（功率、干擾方向、頻率）轉(zhuǎn)換的時(shí)間段里，多級維納濾波算法不能對干擾信號有效處理。本文針對時(shí)變干擾信號的特點(diǎn)，結(jié)合高斯賽德爾迭代和多級維納濾波算法，提出了高斯賽德爾迭代算法和多級維納濾波算法相結(jié)合計(jì)算權(quán)值的的方法。結(jié)合算法流程圖如圖3所示。

圖3 結(jié)合算法流程圖

結(jié)合算法計(jì)算權(quán)值步驟為：

1）將接收信號分為三個支路傳輸?shù)娇垢蓴_算法處理模塊。其中一個支路是將接收信號以數(shù)據(jù)塊的形式傳輸?shù)紻SP里。在DSP里利用數(shù)據(jù)塊計(jì)算多級維納濾波算法權(quán)值；

2）同時(shí)另一支路數(shù)據(jù)實(shí)時(shí)的傳輸?shù)皆贔PGA里，并在FPGA里利用高斯賽德爾迭代算法逐點(diǎn)計(jì)算權(quán)值WGS，使用權(quán)值WGS進(jìn)行波束合成，得到空時(shí)抗干擾輸出信號y＝X；

3）在DSP支路計(jì)算出多級維納濾波算法權(quán)值Wmwf后，將該權(quán)傳輸?shù)紽PGA里。在FPGA里將更新并在權(quán)值Wmwf的基礎(chǔ)上繼續(xù)進(jìn)行迭代更新，利用多級維納濾波算法權(quán)值提高了高斯賽德爾算法迭代速度，使權(quán)值WGS快速達(dá)到局部最優(yōu)解，并進(jìn)行波束合成，得到輸出信號Y＝X；

4）不斷循環(huán)上述3個步驟。

2 算法仿真

在對空時(shí)抗干擾算法理論分析后，需要對每種算法進(jìn)行性能驗(yàn)證。首先給出本文的仿真環(huán)境；假設(shè)采用均勻圓陣進(jìn)行仿真，陣元數(shù)M 為4，抽頭數(shù)P為5，陣元延時(shí)為3，陣元中心距為0.5λ。干擾信號為三段多音干擾信號，每段干擾信號由3個不同干擾方向的多音信號組成。每段干擾信號的干噪比，干擾方向，干擾頻率隨時(shí)間變化，具體參數(shù)如下表1所示。

表1 時(shí)變干擾信號參數(shù)

在表1的時(shí)變干擾信號仿真環(huán)境下，高斯賽德爾迭代算法，多級維納濾波算法以及結(jié)合算法仿真結(jié)果如圖4所示。

觀察圖4（a）輸出信號功率圖，當(dāng)干擾信號動態(tài)變化時(shí)，高斯賽德爾算法收斂較慢，最優(yōu)權(quán)值的迭代過程較長，不能有效地對干擾信號進(jìn)行處理。在干擾信號狀態(tài)（干擾方向、干擾功率）轉(zhuǎn)變的時(shí)間段里，即在每段干擾信號前端部分，多級維納濾波算法不能有效地對該段干擾信號進(jìn)行處理。

通過圖4（b）的局部輸出信號功率圖，在干擾信號狀態(tài)轉(zhuǎn)換的時(shí)間段里，結(jié)合算法利用高斯賽德爾迭代算法對該段干擾信號進(jìn)行處理。對于該段時(shí)間里的干擾信號，可以進(jìn)行一定程度的抑制，仿真效果與高斯賽德爾算法仿真效果相同。同時(shí)當(dāng)多級維納濾波算法計(jì)算出權(quán)值后，該權(quán)值會被更新為高斯賽德爾算法權(quán)值，并在該權(quán)值的基礎(chǔ)上進(jìn)行迭代，提高了高斯賽德爾算法收斂速度。對于后續(xù)的干擾信號，可通過最優(yōu)權(quán)值進(jìn)行處理。通過仿真和分析可得：本文提出的結(jié)合算法能夠結(jié)合高斯賽德爾迭代算法和多級維納濾波算法優(yōu)勢，有效地對時(shí)變干擾信號進(jìn)行抑制。

圖4 算法仿真結(jié)果

3 硬件仿真

3.1 OMAPL138雙核協(xié)同仿真

本文采用基于OMAPL138芯片的雙核協(xié)同仿真架構(gòu)進(jìn)行算法移植，其中ARM芯片為主處理器，DSP為32位浮點(diǎn)型協(xié)處理器，在實(shí)際應(yīng)用中ARM大多作為系統(tǒng)的調(diào)度和設(shè)備管理，DSP負(fù)責(zé)算法處理和數(shù)據(jù)處理［5］。

雙核協(xié)作工作過程為ARM使用ProcMgr＿Write組件［6］將仿真數(shù)據(jù)寫進(jìn)DSP內(nèi)存中，并使用Notify函數(shù)通知DSP進(jìn)行算法處理。DSP接收到Notify通知后從內(nèi)存中讀出仿真數(shù)據(jù)并進(jìn)行數(shù)據(jù)的重組，并調(diào)用抗干擾算法計(jì)算權(quán)值，算法執(zhí)行結(jié)束后，DSP給ARM發(fā)送Notify算法完成通知。ARM端接收到DSP的算法完成Notify通知后，使用ProcMgr＿read組件從DSP內(nèi)存中讀出權(quán)值并通過RS232串口將數(shù)據(jù)傳輸?shù)街鳈C(jī)上，在主機(jī)上利用Matlab繪制出DSP硬件仿真輸出信號功率演變圖。綜上所述雙核協(xié)同仿真架構(gòu)如圖5所示.

3.2 實(shí)現(xiàn)結(jié)果

硬件仿真環(huán)境采用第2節(jié)的仿真環(huán)境，仿真數(shù)據(jù)為MATLAB仿真時(shí)變干擾信號數(shù)據(jù)。分別對三種算法進(jìn)行DSP移植，并繪制出輸出信號功率圖如圖6所示。

圖5 雙核協(xié)作仿真架構(gòu)

圖6 DSP仿真功率輸出圖

仿真分析：一般車載導(dǎo)航系統(tǒng)對于接收機(jī)抗干擾算法的最大反應(yīng)時(shí)間為100ms。根據(jù)抗干擾算法對干擾信號的反應(yīng)時(shí)間t的計(jì)算公式t＝（xlastxfirst）／fs，式中xfirst表示輸出信號中存在干擾信號的第一個采樣點(diǎn)，xlast表示輸出信號中干擾信號完全被抑制的第一個采樣點(diǎn)。fs表示輸出信號的采樣頻率（62MHz），由圖6（a）的輸出信號功率演變圖可得，結(jié)合算法的對干擾信號的反應(yīng)時(shí)間為2.323ms，能夠滿足車載導(dǎo)航系統(tǒng)對抗干擾算法的實(shí)時(shí)性指標(biāo)。同時(shí)結(jié)合圖6（b）的輸出信號功率局部演變圖，可得結(jié)合算法能夠?qū)r(shí)變干擾信號的硬件仿真效果相對高斯賽德爾迭代算法、多級維納濾波算法性能較好。

4 結(jié)束語

本文針對空時(shí)抗干擾技術(shù)進(jìn)行了闡述，并對高斯賽德爾迭代算法，多級維納濾波算法進(jìn)行了理論分析和仿真驗(yàn)證。提出了針對時(shí)變干擾信號可利用多級維納濾波算法與高斯賽德爾算法相結(jié)合的算法。通過時(shí)變干擾信號仿真驗(yàn)證，結(jié)合算法能夠有效的對時(shí)變干擾信號的進(jìn)行處理，且具有實(shí)時(shí)性好，干擾抑制能力強(qiáng)的特點(diǎn)。同時(shí)本文對三種算法進(jìn)行了DSP硬件仿真，驗(yàn)證了結(jié)合算法的硬件移植效果，完成了算法的硬件實(shí)現(xiàn)，為實(shí)際工程應(yīng)用奠定基礎(chǔ)?！?/p>