基于FPGA的CIC濾波器設(shè)計(jì)

1 引言

在軟件無(wú)線電中，數(shù)字線變頻器接收經(jīng)過(guò)高速采樣的中頻數(shù)字信號(hào)，將所需的頻帶下變到基帶。它一般位于信號(hào)處理鏈的前端，靠近A/D。它主要由數(shù)字振蕩器、數(shù)字乘法器、數(shù)字濾波器三部分組成[1-3]。DDC（ Digital Down Converter，數(shù)字下變頻）中數(shù)字濾波器的主要作用是抽取、低通濾波，一般由FIR濾波器實(shí)現(xiàn)。但FIR濾波器需要大量的乘法器，且一般DDC中的采樣速率很高，因此FIR濾波器需要工作在很高的頻率，使用資源多、功耗大。鑒于此，當(dāng)前的專用DDC芯片中，一般采用了一種高效的濾波器---CIC濾波器作為第一級(jí)濾波器，實(shí)現(xiàn)抽取、低通濾波；第二級(jí)則采用一般的FIR或FIR實(shí)現(xiàn)的特殊濾波器，此時(shí)它們工作在較低的頻率下，且濾波器的參數(shù)得到了優(yōu)化，因此更容易以較低的階數(shù)實(shí)現(xiàn)，節(jié)省資源，降低功耗[4-6]。

CIC(Cascade Integrator Comb) Filter，即級(jí)聯(lián)積分梳狀濾波器，是一種在多速率信號(hào)處理中廣泛應(yīng)用的高效抽取或內(nèi)插濾波器。它具有只需加法器,不需要乘法器,運(yùn)算速度快,易于工程實(shí)現(xiàn)等特點(diǎn)。本文在研究CIC濾波器基本原理的基礎(chǔ)上，重點(diǎn)研究CIC濾波器設(shè)計(jì)方法，分析CIC濾波器級(jí)聯(lián)級(jí)數(shù)和濾波器階數(shù)的選取對(duì)通帶衰減和旁瓣抑制的影響，并通過(guò)QuartusII軟件仿真CIC濾波器，在FPGA芯片中實(shí)現(xiàn)該功能。

2 軟件無(wú)線電的基本結(jié)構(gòu)

軟件無(wú)線電的基本思想是以一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺(tái)為依托，通過(guò)軟件編程來(lái)實(shí)現(xiàn)無(wú)線電臺(tái)的各種功能，從基于硬件、面向用途的電臺(tái)設(shè)計(jì)方法中解放出來(lái)。功能的軟件化實(shí)現(xiàn)勢(shì)必要求減少功能單一、靈活性差的硬件電路，尤其是減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線。軟件無(wú)線電強(qiáng)調(diào)體系結(jié)構(gòu)的開(kāi)放性和全面可編程性，通過(guò)軟件的更新改變硬件結(jié)構(gòu)的配置結(jié)構(gòu)，實(shí)現(xiàn)新的功能。軟件無(wú)線電采用標(biāo)準(zhǔn)的、高性能的開(kāi)放式總線結(jié)構(gòu)，以利于硬件模塊的不斷升級(jí)和擴(kuò)展[7-10]。軟件無(wú)線電系統(tǒng)的組成結(jié)構(gòu)如圖1所示。

圖1 軟件無(wú)線電結(jié)構(gòu)框圖

3 積分梳狀（CIC）濾波器

高分解速率濾波器有一種非常有效的結(jié)構(gòu)，就是由Hogenauer引入的積分梳狀（cascade integrator comb,CIC）濾波器。CIC濾波器是一種基于零極點(diǎn)相消得FIR濾波器，已經(jīng)被證明是在高速抽取或插值系統(tǒng)中非常有效的單元。一種應(yīng)用就是無(wú)線通信，其中以RF（Radio Frequency,射頻）或者IF(Intermediate Frequency,中頻)為采樣速率的信號(hào)需要降低到基帶。在窄帶應(yīng)用中，抽取比率經(jīng)常需要超過(guò)1000，這樣的系統(tǒng)通常稱作信道器。另一個(gè)應(yīng)用領(lǐng)域就是數(shù)據(jù)變換[4,5]。

CIC濾波器的基礎(chǔ)是完美的極點(diǎn)零點(diǎn)抵消，要實(shí)現(xiàn)這樣一個(gè)事實(shí)，只有使用精確地積分算法才是唯一可行的。二進(jìn)制補(bǔ)碼和余數(shù)系統(tǒng)都具有支持無(wú)誤差算法的能力。二進(jìn)制補(bǔ)碼是目前DSP領(lǐng)域內(nèi)最為流行的有符號(hào)數(shù)字表示方法，二進(jìn)制補(bǔ)碼表示法使得累加多個(gè)有符號(hào)數(shù)值成為可能，這樣就可以在N為范圍內(nèi)，忽略任何算術(shù)意義上的溢出。二進(jìn)制補(bǔ)碼可以用來(lái)實(shí)現(xiàn)模算法，而且不需要在算法中做任何改動(dòng)。

3.1 單級(jí)CIC濾波器的原理

CIC(Cascade Integrator Comb) Filter是一種在多速率信號(hào)處理中廣泛應(yīng)用的高效抽取或內(nèi)插濾波器。它具有只需加法器,不需要乘法器,運(yùn)算速度快,易于工程實(shí)現(xiàn)等特點(diǎn)。所謂積分梳狀濾波器，是指該濾波器的沖激響應(yīng)具有如下形式：

式中，D即為CIC濾波器的階數(shù)，也就是抽取因子，根據(jù)Z變換的定義，CIC濾波器的Z變換為：

它的實(shí)現(xiàn)框圖如圖2所示，由圖可見(jiàn)，CIC濾波器有兩部分組成，積分器和梳狀器濾波的級(jí)聯(lián)。

圖2 單級(jí)CIC濾波器的基本結(jié)構(gòu)

所以整個(gè)CIC濾波器的頻率響應(yīng)為：

可見(jiàn)單級(jí)CIC濾波器的旁瓣電平是比較大的，只比主瓣低13.46dB，這也就意味著阻帶衰減很差，一般是難以滿足使用要求的。為了降低旁瓣電平，可以采用多級(jí)CIC濾波器級(jí)聯(lián)的辦法來(lái)解決。

圖3 CIC的幅頻特性

3.2 多級(jí)CIC濾波器的原理

N級(jí)CIC濾波器的傳輸函數(shù)為：

式中M是梳狀部分中延遲的數(shù)量，R是向下抽取因子。相應(yīng)N級(jí)CIC濾波器的頻率響應(yīng)為：

在構(gòu)造N級(jí)CIC濾波器時(shí)，只需把N級(jí)積分器的輸出和N級(jí)梳狀器輸入串聯(lián)起來(lái)，就構(gòu)成了多級(jí)的CIC濾波器。

也就是說(shuō)從帶內(nèi)平坦度考慮，帶寬因子b也不能選得太大，或者說(shuō)信號(hào)帶寬不宜選得太寬，否則會(huì)引起高頻失真，這顯然是不允許的。同理我可以得到N級(jí)的CIC濾波器的帶內(nèi)容差為:

也就是說(shuō)N級(jí)CIC濾波器的帶內(nèi)容差是單級(jí)的N倍。從上面的分析可以看出，CIC濾波器無(wú)論是阻帶衰減還是帶內(nèi)容差只與帶寬比例因子有關(guān)，或者說(shuō)只與相對(duì)信號(hào)帶寬（相對(duì)于輸出采樣率的信號(hào)帶寬）有關(guān)，而與絕對(duì)信號(hào)帶寬無(wú)關(guān)。這樣在絕對(duì)信號(hào)帶寬較寬時(shí)，可以通過(guò)降低抽取因子D來(lái)提高輸出采樣率，從而達(dá)到減小相對(duì)信號(hào)帶寬，也就是減少帶寬比例因子b的目的。

4 CIC濾波器的FPGA實(shí)現(xiàn)

編寫(xiě)CIC內(nèi)插濾波器的梳狀部分時(shí)，需要有一個(gè)延遲，再利用減法器來(lái)實(shí)現(xiàn)。而積分部分，則是在計(jì)數(shù)開(kāi)始時(shí)將梳狀部分的值輸?shù)蕉丝谥腥缓筮M(jìn)行累加輸出。Quartus II輸出結(jié)果如圖4所示。

將生成的結(jié)果用Matlab編程導(dǎo)出，得到的結(jié)果如圖5所示。

圖4 Quartus II仿真波形

圖5 CIC濾波器輸出結(jié)果的波形

5 總結(jié)

本文主要研究了四級(jí)CIC內(nèi)插濾波器，該濾波器有以下優(yōu)點(diǎn)：結(jié)構(gòu)規(guī)則，只有加法器和減法器，沒(méi)有乘法器，不需要寄存器來(lái)存儲(chǔ)濾波系數(shù)；只有極少的外部控制，對(duì)時(shí)鐘的要求也不高；通過(guò)提高數(shù)據(jù)速率的處理，減少了中間存儲(chǔ)環(huán)節(jié)；通過(guò)改變內(nèi)插率因子R，可以實(shí)現(xiàn)不同濾波器的設(shè)計(jì)；頻域特性可預(yù)測(cè)，可以方便地用一個(gè)FIR濾波器來(lái)補(bǔ)償，產(chǎn)生平坦的通帶，增大阻帶衰減。隨著R的增大，濾波器中寄存器的位數(shù)也就必須相應(yīng)地增加，并且，因?yàn)镃IC濾波器的頻率響應(yīng)僅由參數(shù)R、N、M決定，其特性必然會(huì)受到一定的限制，所以經(jīng)常需要和其它的FIR濾波器配合使用。通過(guò)結(jié)果分析，可以看出CIC內(nèi)插濾波器的作用是在采點(diǎn)較少的輸入信號(hào)中加入一系列的數(shù)可以使波形的輸出更加的完善，提高了采樣速率，在軟件無(wú)線電中具有重要的應(yīng)用價(jià)值。