淺談FPGA在數(shù)字信號處理中的應(yīng)用

陳海玲

【摘 要】數(shù)字信號處理主要是研究有關(guān)數(shù)字濾波技術(shù)、離散變換快速算法和譜分析方法。隨著數(shù)字電路與系統(tǒng)技術(shù)以及計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字信號處理技術(shù)也相應(yīng)地得到發(fā)展，其應(yīng)用領(lǐng)域十分廣泛，如面向低功耗、手持設(shè)備、無線終端的應(yīng)用，包括手機(jī)、PDA、GPS、數(shù)傳電臺等。在硬件上的實(shí)現(xiàn)主要有以下三種：采用通用目的的可編程DSP芯片實(shí)現(xiàn)，采用特定目的的固定功能DSP芯片和ASCI實(shí)現(xiàn)，采用FPGA實(shí)現(xiàn)。隨著FPGA的出現(xiàn)及應(yīng)用推廣，F(xiàn)PGA為數(shù)字信號處理提供了更好的解決方案，大容量的FPGA能夠在集成度、速度和系統(tǒng)功能方面滿足數(shù)字信號處理的需要，因其可編程器件及其開發(fā)工具的靈活性，利用FPGA設(shè)計(jì)數(shù)字信號系統(tǒng)，同時具備DSP處理器的靈活性和ASIC芯片的實(shí)時性。

【關(guān)鍵詞】數(shù)字信號；FPGA；信號處理

一、引言

數(shù)字信號處理是研究用數(shù)字方法對信號進(jìn)行分析、變換、濾波、檢測、調(diào)制、解調(diào)以及快速算法的一門技術(shù)學(xué)科。常用的數(shù)字信號處理系統(tǒng)框圖如下圖1所示，以電子對抗系統(tǒng)為例，天饋分機(jī)將高頻的雷達(dá)微波信號變頻，輸出中頻信號，通過高速A/D變換器，變換為數(shù)字信號，在FPGA上經(jīng)過一系列的數(shù)字信號處理后，再變換成帶調(diào)制的模擬信號輸出。其中抗混疊濾波器的作用，是將輸入中頻信號x（t）中高于折疊頻率（其值等于采樣頻率的一半）的分量濾除，以防信號頻譜的混疊。隨后，信號經(jīng)采樣和A/D變換后，變成數(shù)字信號x（n）。數(shù)字信號處理器對x（n）進(jìn)行處理，得到輸出數(shù)字信號y（n），經(jīng)D/A變換器轉(zhuǎn)換成模擬信號，此信號經(jīng)低通濾波器，濾除不需要的高頻分量，最后輸出平滑的雷達(dá)干擾信號y（t）。

圖1 數(shù)字信號處理系統(tǒng)框圖

二、數(shù)字信號處理的優(yōu)點(diǎn)

數(shù)字信號處理作用簡單來說就是把模擬信號數(shù)字化，轉(zhuǎn)換成0和1組成的序列。它的優(yōu)點(diǎn)主要是設(shè)備靈活、精確、抗干擾能力強(qiáng)、遠(yuǎn)距離傳輸不失真，模擬信號在遠(yuǎn)距離傳輸時信號衰減大，且抗干擾能力差；在模數(shù)轉(zhuǎn)換時因采樣率的關(guān)系會出現(xiàn)失真，但隨著技術(shù)的進(jìn)步采樣率越來越高，這個缺點(diǎn)也越來越不明顯了。

由于數(shù)字信號處理具有以上優(yōu)點(diǎn)，數(shù)字信號處理在現(xiàn)實(shí)生活中得到了廣泛的應(yīng)用。目前，數(shù)字信號處理技術(shù)已廣泛應(yīng)用于雷達(dá)電子對抗、圖像處理、多媒體技術(shù)、高清晰度電視、數(shù)字音響、AI以及機(jī)器人等各個領(lǐng)域。

三、FPGA簡介

（一）FPGA概述

FPGA（Field-Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

（二）FPGA工作原理

FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸入輸出模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個部分。 現(xiàn)場可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。FPGA利用小型查找表（16×1RAM）來實(shí)現(xiàn)組合邏輯，每個查找表連接到一個D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實(shí)現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA允許無限次的編程。

（三）主要生產(chǎn)廠商

目前全球知名的FPGA生產(chǎn)廠商有：

a） Altera，現(xiàn)已被Intel收購，開發(fā)平臺是Quartus II；

b） Xilinx，開發(fā)平臺包括ISE和vivado；

c） Actel，開發(fā)平臺是Libero；

d） Lattice，開發(fā)平臺是diamond；

（四）FPGA的優(yōu)越性

FPGA實(shí)現(xiàn)數(shù)字信號處理的能力與DSP器件相比，主要存在以下幾個優(yōu)點(diǎn)：

（1）高速并行處理能力。FPGA最大優(yōu)勢是其并行處理機(jī)制，即利用并行架構(gòu)實(shí)現(xiàn)數(shù)字信號處理的功能；這一并行機(jī)制使得FPGA特別適合于完成FIR等數(shù)字濾波這樣重復(fù)性的數(shù)字信號處理任務(wù)；對于高速并行的數(shù)字信號處理任務(wù)來說，F(xiàn)PGA性能遠(yuǎn)遠(yuǎn)超過通用DSP處理器的串行執(zhí)行架構(gòu)。

（2）接口靈活性。FPGA的IO橋接種類繁多，不同種類的級別的FPGA支持的IO標(biāo)準(zhǔn)和協(xié)議都不盡相同，但是這些IO的驅(qū)動能力或是電壓都是可編程配置的。DSP內(nèi)部有很多現(xiàn)成的硬件模塊和接口以及控制器，但是需要軟件編程設(shè)定，可以實(shí)現(xiàn)PWM控制，接口控制，UART接口，SPI接口等功能。但是由于受指令集的時鐘周期的限制，DSP不能處理太高的信號，對于速率等級為Gbps的LVDS之類信號就很難以涉及了。

四、FPGA在數(shù)字信號處理領(lǐng)域的應(yīng)用

（一）實(shí)時數(shù)字圖像處理

實(shí)時圖像處理通常涉及到大量的運(yùn)算，需要很高的計(jì)算速度、存儲容量和數(shù)據(jù)帶寬。這對基于傳統(tǒng)應(yīng)用而設(shè)計(jì)的通用處理器而言，是個巨大的負(fù)擔(dān)。因此，以往多采用價(jià)格比較昂貴的專用圖像處理芯片來滿足需求。專用的圖像處理器件主要有專用集成芯片ASIC（Application Specific Integrated Circuit）、數(shù)字信號處理器DSP（Digital Signal Process）和現(xiàn)場可編程門陣列FPGA（Field Programmable Gate Array）以及相關(guān)電路組成。它們可以實(shí)時高速完成各種圖像處理算法。

FPGA器件是當(dāng)今運(yùn)用極為廣泛的可編程邏輯器件，F(xiàn)PGA器件在結(jié)構(gòu)上具有邏輯功能塊排列，可編程的內(nèi)部連線連接這些功能模塊來實(shí)現(xiàn)一定的邏輯功能。工作時，這些配置數(shù)據(jù)存放在片內(nèi)的SRAM中，使用SRAM的FPGA器件，在工作前需要從芯片外部加載配置數(shù)據(jù)，配置數(shù)據(jù)可以存儲在片外的EPROM或其他存儲體上，設(shè)計(jì)者可以控制加載過程，在現(xiàn)場修改器件的邏輯功能，即所謂現(xiàn)場編程。FPGA有很強(qiáng)的靈活性，可以根據(jù)需要進(jìn)行重構(gòu)配置，有較強(qiáng)的通用性，適于模塊化設(shè)計(jì)；同時其開發(fā)周期短，系統(tǒng)易于維護(hù)和擴(kuò)展，適合實(shí)時的信號處理，能夠大大提高圖像數(shù)據(jù)的處理速度，滿足系統(tǒng)的實(shí)時性要求。與此同時，F(xiàn)PGA自身也在迅速發(fā)展，其集成度、工作速度不斷提高，包含的資源越來越豐富，可實(shí)現(xiàn)的功能也越來越強(qiáng)。隨著EDA技術(shù)的不斷發(fā)展，F(xiàn)PGA依靠其真正的硬件并行性和極大的靈活性， 以及能夠迅速占領(lǐng)市場的巨大優(yōu)勢，已經(jīng)得到了廣泛的應(yīng)用。尤其在視頻圖像處理中，需要對大量的高速、并行的視頻流數(shù)據(jù)進(jìn)行實(shí)時處理，F(xiàn)PGA更能發(fā)揮其獨(dú)有的優(yōu)勢。

（二）軟件無線電領(lǐng)域應(yīng)用

數(shù)字信號處理技術(shù)是軟件無線電通信系統(tǒng)的基礎(chǔ)。目前盡管低功耗、超強(qiáng)功能的數(shù)字信號處理器發(fā)展迅速，但數(shù)字信號處理器在速度、功耗上的現(xiàn)狀仍然是制約軟件無線電發(fā)展的關(guān)鍵之一。數(shù)字信號處理的另一研究內(nèi)容就是軟件，軟件是軟件無線電技術(shù)的核心。在目前數(shù)字信號處理器不能滿足軟件無線電設(shè)計(jì)要求的情況下，開發(fā)數(shù)字信號處理軟件應(yīng)是軟件無線電技術(shù)的主攻方向。這其中包括各種FFT算法、調(diào)制解調(diào)、信源編碼、信道編碼等各種通信軟件，也包括方式控制、信號控制和數(shù)據(jù)交換軟件。FPGA已從靈活的邏輯設(shè)計(jì)平臺發(fā)展到信號處理引擎。當(dāng)前軟件無線電的算法主要在FPGA上實(shí)現(xiàn)，這是由于FPGA的靈活性和實(shí)時處理能力所致。FPGA 因有效的適合于高速并行乘法累加函數(shù)。現(xiàn)代FPGA可執(zhí)行18×18乘法運(yùn)算，速度超過200MHz。這使得FPGA成為FET、FIR，數(shù)字下變頻器（DDC）、數(shù)字上變頻器（DUC）、相關(guān)器和脈沖壓縮（用于雷達(dá)處理）運(yùn)算的理想平臺。

（三）水聲信號處理領(lǐng)域

高分辨率圖像聲納和多波束測深等領(lǐng)域需要對水聲換能器陣列輸出的幾十路甚至上百路信號進(jìn)行處理，這要求聲納信號處理系統(tǒng)具有很高的數(shù)據(jù)吞吐能力。以往的聲納系統(tǒng)通常采用高速信號處理器（DSP，如TI公司生產(chǎn)的TMS320C6416）作為核心處理部件。為滿足實(shí)時性的要求，常需要采用多片DSP處理器組成并行處理系統(tǒng)。

現(xiàn)在，隨著可編程邏輯器件技術(shù)的發(fā)展，具有強(qiáng)大并行處理能力的FPGA在性能、成本、體積、功耗等方面部顯示出了其優(yōu)勢。若采用FPGA作為DSP的協(xié)處理器，專門執(zhí)行實(shí)時性強(qiáng)、運(yùn)算量大、算法結(jié)構(gòu)規(guī)整的算法，DSP將從重復(fù)繁瑣的工作中解脫出來，整個系統(tǒng)的性能也將顯著提高。

在水聲信號處理中，F(xiàn)FT變換、數(shù)字濾波、相關(guān)運(yùn)算是應(yīng)用得最為廣泛的幾種數(shù)字信號處理算法，高效地實(shí)現(xiàn)上述算法具有很高的實(shí)用價(jià)值。

五、總結(jié)研究及發(fā)展

除了國內(nèi)外很多院校和科研機(jī)構(gòu)一直在從事研究基于FPGA的數(shù)字信號處理應(yīng)用之外，近幾年基于市場需求，出現(xiàn)了很多新興領(lǐng)域，如O2O、大數(shù)據(jù)、穿戴設(shè)備、AI、深度學(xué)習(xí)等，這些領(lǐng)域也基于FPGA在數(shù)字信號處理的應(yīng)用，解決各自領(lǐng)域遇到的一些工程技術(shù)瓶頸，尤其是有Google、Nvidia這樣的行業(yè)領(lǐng)頭公司在推動，帶來了很多基于FPGA的數(shù)字信號處理需求，不斷推動其在工程領(lǐng)域的發(fā)展。

在FPGA信號處理和系統(tǒng)方面，有了喜人的進(jìn)展，正在進(jìn)行與世界先進(jìn)國家同樣的研究。如國防科學(xué)技術(shù)大學(xué)的ATR實(shí)驗(yàn)室采用了FPGA可重構(gòu)計(jì)算系統(tǒng)進(jìn)行機(jī)載圖像處理和自動目標(biāo)識別，主要是利用該系統(tǒng)進(jìn)行復(fù)雜的卷積運(yùn)算，同時利用它的可變?nèi)嵝詠磉_(dá)到自適應(yīng)的目的。北京理工大學(xué)研究利用FPGA提高加解密運(yùn)算的速度，等等。

現(xiàn)在，可編程邏輯器件在密度、性能和功耗上都有顯著的進(jìn)步，為數(shù)字信號處理開創(chuàng)了新的領(lǐng)域，使得構(gòu)造的數(shù)字信號處理系統(tǒng)能夠保持基于軟件的解決方案的靈活性，又能夠接近ASIC的性能。FPGA內(nèi)部的功能塊中的SRAM查找表（Look Up Table，刪構(gòu)成函數(shù)發(fā)生器，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，如分布式算法（Distributed Arithmetic，DA）。相對于串行運(yùn)算為主導(dǎo)的通用DSP芯片來說，其并行度和可擴(kuò)展性都很好，它逐漸成為構(gòu)造可編程的高性能算法結(jié)構(gòu)的新的選擇。據(jù)分析，在未來，數(shù)字信號處理器將會主宰需要復(fù)雜算法的應(yīng)用領(lǐng)域，而FPGA將會統(tǒng)治更多前端的應(yīng)用，如FIR濾波、CORDIC算法或FFT。

【參考文獻(xiàn)】

[1] 程佩青，數(shù)字信號處理教程.第二版.北京：清華大學(xué)出版社，2001，1-91.

[2] 戴明楨.數(shù)字信號處理的硬件實(shí)現(xiàn).第一版.北京：航空工業(yè)出版社，1998 1-50.

[3] 楊毅明.數(shù)字信號處理. 北京：機(jī)械工業(yè)出版社，2012，1-50.