倪文飛，夏 丹，魯長來，毛 飛

(安徽四創(chuàng)電子股份有限公司 安徽 合肥 230000)

0 引言

雷達(dá)IQ數(shù)據(jù)最后以A顯模式展示于計(jì)算機(jī)界面[1-2]，處理流程包括信號采集及數(shù)據(jù)發(fā)送、數(shù)據(jù)接收及顯示，用戶可直接觀測A顯波形判斷處理是否正確。文獻(xiàn)[3]闡述了一種S波段信道化數(shù)字接收機(jī)，文獻(xiàn)[4]論述了一種光纖數(shù)據(jù)采集的系統(tǒng)設(shè)計(jì)方法，文獻(xiàn)[5]通過C++實(shí)現(xiàn)雷達(dá)顯示設(shè)計(jì)。雷達(dá)回波采集及顯示設(shè)備存在的主要問題是計(jì)算機(jī)無法處理標(biāo)準(zhǔn)協(xié)議光纖數(shù)據(jù)，需通過昂貴的光纖采集設(shè)備對數(shù)據(jù)進(jìn)行處理以便識別數(shù)據(jù)，提高了設(shè)備成本，同時，顯示處理一般通過C++及開發(fā)庫設(shè)計(jì)軟件實(shí)現(xiàn)，軟件語法繁瑣，開發(fā)周期較長。針對以上問題，首先方案通過光吉比特以太網(wǎng)[6]實(shí)現(xiàn)IQ數(shù)據(jù)傳輸，可減少設(shè)備量，其次LabVIEW作為一種高效開發(fā)軟件，已應(yīng)用于眾多開發(fā)場景，其圖形操作模式減少了方案數(shù)據(jù)接收及顯示軟件設(shè)計(jì)開銷。

1 信號采集及數(shù)據(jù)發(fā)送

1.1 信號采集

雷達(dá)時序周期為2 KHz，回波信號為中心頻率30 MHz、帶寬2 MHz的脈沖信號，信號采集的功能是對回波信號進(jìn)行采樣并將其轉(zhuǎn)變?yōu)閿?shù)字IQ信號。數(shù)字接收機(jī)[7]通過ADC芯片以200 MSPS采樣率將模擬回波信號轉(zhuǎn)換為16位數(shù)字信號，以QDR[8]模式將數(shù)據(jù)傳輸至FPGA芯片，F(xiàn)PGA芯片對所接收到的信號進(jìn)行數(shù)字下變頻處理，最終輸出采樣率4 MSPS的基帶信號。通過數(shù)字下變頻[9-11]可有效縮減輸出數(shù)據(jù)率，節(jié)約傳輸帶寬。

圖1中，NCO產(chǎn)生兩路正交的數(shù)字混頻信號，ADC輸出數(shù)據(jù)經(jīng)過數(shù)字混頻轉(zhuǎn)變?yōu)椴蓸勇?00 MSPS的零中頻信號，通過FIR抽取濾波器[12]將高頻分量濾除并將采樣率抽成4 MSPS。輸出的IQ信號傳輸至RAM進(jìn)行數(shù)據(jù)存儲及讀寫。

圖1 數(shù)字接收機(jī)原理框圖

1.2 數(shù)據(jù)發(fā)送

發(fā)送數(shù)據(jù)為數(shù)字下變頻輸出的IQ信號[13]，二者均為16位數(shù)字信號，IQ信號原始數(shù)據(jù)率為128 Mbps。進(jìn)行數(shù)據(jù)發(fā)送時，將I信號與Q信號拼接為32位IQ數(shù)據(jù)，因此每個周期具有2 000個32位IQ數(shù)據(jù)，IQ數(shù)據(jù)通過光纖傳輸，傳輸協(xié)議為千兆以太網(wǎng)。千兆以太網(wǎng)采樣率為125 MSPS，IQ數(shù)據(jù)采樣率為4 MSPS，異步讀寫先將數(shù)據(jù)存儲，然后進(jìn)行數(shù)據(jù)讀取，因此異步讀寫可實(shí)現(xiàn)低采樣率數(shù)據(jù)以高采樣率傳輸，F(xiàn)PGA通過雙口RAM實(shí)現(xiàn)[14]IQ數(shù)據(jù)異步讀寫。將每組RAM存儲深度設(shè)為2 048×32 bit以保證數(shù)據(jù)存儲而不溢出。首先在第一個重復(fù)周期，即0～500 μs區(qū)間，A口RAM以4MSPS采樣率對IQ數(shù)據(jù)進(jìn)行實(shí)時寫操作，數(shù)據(jù)依次存儲于A口RAM地址0～1999存儲寄存器中，同時在480～500 μs區(qū)間，B口RAM以125 MSPS采樣率依次讀取B口RAM地址0～1999存儲寄存器數(shù)據(jù)。在下一個500 μs時間內(nèi)，B口RAM以4 MSPS采樣率對IQ數(shù)據(jù)進(jìn)行實(shí)時寫操作，在480～500 μs時間內(nèi)，A口RAM以125 MSPS采樣率進(jìn)行數(shù)據(jù)讀操作。因此，通過乒乓讀寫便可實(shí)現(xiàn)IQ數(shù)據(jù)的有效傳輸，圖2為雙口RAM的操作流程圖。

1.3 三速以太網(wǎng)IP核設(shè)計(jì)

雙口RAM輸出的IQ數(shù)據(jù)需封裝以太網(wǎng)幀頭才能以標(biāo)準(zhǔn)以太網(wǎng)協(xié)議傳輸，幀頭包括目的MAC地址、源MAC地址、IPV4版本協(xié)議、源IP地址、目的IP地址及UDP端口號。首先將目的地址設(shè)為組播地址230.0.17.1，并將UDP[15]目的端口號設(shè)為5 060，封裝后的數(shù)據(jù)幀包含42 Byte以太網(wǎng)幀頭、2 Byte幀編號值及8 000 ByteIQ數(shù)據(jù)，數(shù)據(jù)總長度為8 044。數(shù)據(jù)幀通過三速以太網(wǎng)[16]內(nèi)核輸出并經(jīng)光纖傳輸至網(wǎng)絡(luò)交換機(jī)，由于數(shù)據(jù)幀經(jīng)光纖傳輸，需將以太網(wǎng)內(nèi)核工作模式設(shè)置為1000BASE-X/SGMII-PCS，緩存深度設(shè)為2 048×32 bit。將數(shù)據(jù)輸入三速以太網(wǎng)內(nèi)核時，在輸入第一個32位數(shù)據(jù)時，需將以太網(wǎng)內(nèi)核起始使能信號設(shè)置為高，當(dāng)輸入最后一個32位數(shù)據(jù)時，需將以太網(wǎng)內(nèi)核結(jié)束使能信號設(shè)置為低電平，當(dāng)檢測到起始使能信號時，開始將數(shù)據(jù)通過光纖接口發(fā)送至網(wǎng)絡(luò)交換機(jī)，當(dāng)檢測到結(jié)束使能信號時，結(jié)束數(shù)據(jù)發(fā)送。雙口RAM操作流程如圖2所示。

圖2 雙口RAM操作流程

2 數(shù)據(jù)接收及顯示

以太網(wǎng)數(shù)據(jù)幀通過光纖傳輸至網(wǎng)絡(luò)交換機(jī)，然后被轉(zhuǎn)發(fā)至計(jì)算機(jī)，計(jì)算機(jī)需要解析出以太網(wǎng)數(shù)據(jù)幀包含的IQ數(shù)據(jù)，數(shù)據(jù)接收及解析通過LabVIEW軟件實(shí)現(xiàn)。

2.1 數(shù)據(jù)接收

數(shù)據(jù)幀封裝協(xié)議為UDP，因此需調(diào)用UDP多點(diǎn)傳送控件、UDP數(shù)據(jù)讀取控件及UDP關(guān)閉控件，如圖3所示。UDP多點(diǎn)傳送控件的作用是偵聽并接收與所設(shè)封裝信息一致的數(shù)據(jù)幀，因此將偵聽地址設(shè)置為230.0.17.1，偵聽端口號設(shè)為5 060，與數(shù)據(jù)幀封裝信息保持一致。當(dāng)接收到數(shù)據(jù)幀時，控件將其傳送至UDP數(shù)據(jù)讀取控件。由于數(shù)據(jù)幀字節(jié)長度為8 044，為防止數(shù)據(jù)溢出，將數(shù)據(jù)讀取控件緩存深度設(shè)為9 000，使緩存深度大于數(shù)據(jù)幀長度，否則控件將輸出錯誤指示。其次將超時毫秒設(shè)為-1，即在空閑時間，UDP數(shù)據(jù)讀取控件處于無限等待狀態(tài)，否則控件等待超時，將返回錯誤指示而中斷操作。在進(jìn)行數(shù)據(jù)包偵聽解析時，可能出現(xiàn)錯誤指示，此時需要調(diào)用UDP關(guān)閉控件，在產(chǎn)生錯誤指示時，軟件將會執(zhí)行關(guān)閉操作，操作處理流程如圖4所示。

圖3 數(shù)據(jù)接收及顯示軟件框圖

圖4 數(shù)據(jù)接收處理

2.2 數(shù)據(jù)顯示

設(shè)計(jì)通過計(jì)算機(jī)界面顯示數(shù)據(jù)，UDP控件接收到數(shù)據(jù)后，將42 Byte以太網(wǎng)幀頭去除，只輸出2 Byte幀計(jì)數(shù)值及8 000 ByteIQ數(shù)據(jù)。UDP解析控件按每8位輸出數(shù)據(jù)，原始IQ數(shù)據(jù)為32位，即I信號與Q信號分別為16位，所以需將輸出數(shù)據(jù)按每16位拼接以還原I、Q信號。LabVIEW提供出色的腳本編輯功能，通過調(diào)用Matlab腳本控件可實(shí)現(xiàn)高效科學(xué)運(yùn)算[17]。去除2 Byte幀計(jì)數(shù)值，每4 Byte長度數(shù)據(jù)組成一組IQ數(shù)據(jù)，排列順序依次為I信號高8位數(shù)據(jù)、I信號低8位數(shù)據(jù)、Q信號高8位數(shù)據(jù)及Q信號低8位數(shù)據(jù)。I信號計(jì)算如式(1)所示：

I_data=I_l+I_h×28。

(1)

同理，Q信號的計(jì)算為：

Q_data=Q_l+Q_h×28。

(2)

式(1)和式(2)計(jì)算所得為補(bǔ)碼，需要將其轉(zhuǎn)換為原碼。以I_data為例，當(dāng)I_data最高位為1時，即大于32 767時，表示該值為負(fù)數(shù)，則I_data原碼計(jì)算如式(3)所示：

I_data=I_data-216。

(3)

當(dāng)I_data最高位為0時，表示該值為正數(shù)，則原碼為其本身。Q_data原碼計(jì)算過程與I_data類似。圖形界面顯示的為IQ數(shù)據(jù)幅值，幅值X計(jì)算如式(4)所示：

X=10lg(I_data2+Q_data2)。

(4)

幅值顯示通過調(diào)用波形顯示控件實(shí)現(xiàn)，由于幅值顯示是實(shí)時的，需調(diào)用While循環(huán)結(jié)構(gòu)以保證進(jìn)程一直執(zhí)行，對循環(huán)結(jié)構(gòu)而言，在無中斷條件產(chǎn)生時，程序一直執(zhí)行，當(dāng)執(zhí)行停止中斷時，程序?qū)⑼Ｖ埂?/p>

3 光纖通信硬件設(shè)計(jì)

數(shù)據(jù)幀通過FPGA芯片EP4SGX230KF40I3產(chǎn)生，數(shù)據(jù)傳輸通過光纖模塊USOT12F21I實(shí)現(xiàn)，該光模塊最大通信速率為2.5 Gbps，滿足光吉比特以太網(wǎng)通信速率需求。圖5為光纖通信原理圖，D1為FPGA，AC34為FPGA系統(tǒng)時鐘管腳，該管腳為FPGA提供系統(tǒng)驅(qū)動時鐘，D1通過時鐘管腳AC11及AC10輸出差分時鐘REF_CLK至光纖時鐘輸入管腳AN38及AN39，該時鐘為FPGA光纖接口提供工作時鐘，由于是差分時鐘，因此需在時鐘接收處端接100 Ω電阻。D2為光纖模塊，1腳及3腳為光纖數(shù)據(jù)發(fā)送管腳，7腳及9腳為光纖數(shù)據(jù)接收引腳，1、3腳與D1的AT36、AT37對接，7、9腳與D1的AT38、AT39對接，D2采用3.3 V電壓驅(qū)動，VCC_RX為D2接收驅(qū)動提供供電，VCC_RX為D2發(fā)送驅(qū)動提供供電，均通過磁珠與電源VCC_3P3連接。為使數(shù)據(jù)傳輸具有良好耦合特性，須在數(shù)據(jù)串接100 nF電容，如C7，C8，C9，C10，C11，C12。C1，C2，C3為濾波電容，容值分別為47，10，0.1 μF。

圖5 光纖通信原理

4 實(shí)驗(yàn)驗(yàn)證

圖6中，通過信號源輸出模擬回波信號至數(shù)字接收機(jī)信號輸入口，數(shù)字接收機(jī)通過光纖將數(shù)據(jù)傳輸至計(jì)算機(jī)顯示，設(shè)計(jì)通過穩(wěn)壓電源供電。計(jì)算機(jī)界面顯示的為最終通過LabVIEW顯示輸出的信號時域圖，可知設(shè)計(jì)準(zhǔn)確顯示了脈沖回波信號。

圖6 現(xiàn)場測試圖

5 結(jié)束語

本設(shè)計(jì)方案的實(shí)現(xiàn)方式靈活高效，顯示開發(fā)設(shè)計(jì)可進(jìn)一步擴(kuò)展對信號進(jìn)行頻域分析，設(shè)計(jì)方法簡單明了。由于采用國際標(biāo)準(zhǔn)的光吉比特以太網(wǎng)作為數(shù)據(jù)傳輸協(xié)議，因此該設(shè)計(jì)方案也可以運(yùn)用到其他數(shù)據(jù)傳輸系統(tǒng)中，在硬件設(shè)備量及軟件設(shè)計(jì)方法上均有優(yōu)勢。但是，隨著相控陣體制雷達(dá)的深入應(yīng)用及多脈沖信號處理技術(shù)的產(chǎn)生，光以太網(wǎng)技術(shù)需要面對數(shù)據(jù)傳輸率上升的問題，需要后續(xù)做更深入的思考和研究。