基于VHDL 語言的電子秒表設(shè)計

高皚瓊 甘肅工業(yè)職業(yè)技術(shù)學院

引言

電子秒表在很多領(lǐng)域充當著重要的角色，尤其在各種比賽中對秒表的精度要求很高。以往的電路多選用單元電路來實現(xiàn)，采用傳統(tǒng)的“自底向上”設(shè)計方法，其設(shè)計主要依賴設(shè)計者的經(jīng)驗與技巧，這種方式設(shè)計成本高，效率低。本設(shè)計采用EDA 技術(shù)，以VHDL 語言為系統(tǒng)邏輯描述，自動完成由軟件描述系統(tǒng)到硬件電路的實現(xiàn)。整個設(shè)計“自頂向下”完成功能模塊的劃分，各模塊相對獨立?？梢詫Ω髂K單獨進行設(shè)計、調(diào)試和修改，極大地減少了設(shè)計人員的工作量，更提高了設(shè)計的靈活性和可靠性。

1 設(shè)計思路及模塊劃分

1.1 設(shè)計思路

秒表實際上是一個對標準脈沖信號（1HZ）進行計數(shù)的電路，能夠精確反映計時時間。在此過程中具備啟動、暫停、復位等功能，使其真正具有實用功能。秒表計時的最大范圍為1 小時，精度為0.01 秒，當按下暫停按鍵后，由顯示電路顯示計時時間。

1.2 模塊劃分

電子秒表的設(shè)計模塊主要包括分頻器、計數(shù)器電路、控制電路、報時電路和譯碼顯示電路等。其中，計時電路和控制電路是系統(tǒng)的主要部分，計時電路完成對秒脈沖信號的計數(shù)功能，而控制電路具有直接控制計數(shù)器的清零、啟動計數(shù)、停止 3 種狀態(tài)的功能。

(1）計數(shù)器模塊主要完成對時鐘信號的精確計時。其實質(zhì)是對有分頻器輸出的秒脈沖信號（頻率為1HZ）進行計數(shù)，通過計數(shù)完成計時。秒、分部分為60 進制計數(shù)，即從0 到59 循環(huán)計數(shù)，計至59 分59 秒時歸零。計數(shù)結(jié)果通過譯碼顯示部分顯示，即所計時間值。

(2）控制電路可產(chǎn)生 3 個控制信號，分別用作電子秒表的清零、計時、停止 3 種狀態(tài)。

(3）由石英晶體振蕩器產(chǎn)生頻率很高的脈沖信號，經(jīng)分頻電路分頻生成 1Hz 標準秒脈沖信號和100Hz 的音頻信號，同時滿足計數(shù)電路和報時電路的需要。

(4）譯碼顯示模塊為譯碼驅(qū)動電路和數(shù)碼顯示電路，可以將測得的數(shù)值轉(zhuǎn)換成能在數(shù)碼管上顯示的數(shù)字，方便讀取結(jié)果。

(5）報時電路，當計時電路計到 59 秒時，產(chǎn)生一個報時信號，蜂鳴器報時。產(chǎn)生“滴答，滴答”的報時聲。

2 電子秒表的部分VHDL 程序

LIBRARY IEEE；

USE IEEE.STD_LOGIC_1164.ALL；

USE IEEE.STD_LOGIC_UNSIGNED.ALL；

ENTITY mb_60 IS

PORT( en，Reset，clk： IN STD_LOGIC；

co： OUT STD_LOGIC；

led1： OUT STD_LOGIC_VECTOR(6 DOWNTO 0)；

led10： OUT STD_LOGIC_VECTOR(6 DOWNTO 0))；

END mb_60；

ARCHITECTURE S_watch OF mb_60 IS

COMPONENT count_60_2

PORT( en，Reset，clk： IN STD_LOGIC；

counter1： OUT STD_LOGIC_

VECTOR(3 DOWNTO 0)；

counter10： out STD_LOGIC_VECTOR(3 DOWNTO 0)；

co： OUT STD_LOGIC)；

END COMPONENT；

COMPONENT encoder_7_2

PORT( d：IN STD_LOGIC_VECTOR(3 DOWNTO 0)；

y：OUT STD_LOGIC_VECTOR(6 DOWNTO 0))；

END COMPONENT；

COMPONENT fenping

PORT( clk： IN STD_LOGIC；

clk_out： OUT STD_LOGIC)；

END COMPONENT；

SIGNAL x：STD_LOGIC；

SIGNAL y，z：STD_LOGIC_VECTOR(3 DOWNTO 0)；

BEGIN

U0： fenping PORT MAP(clk，x)；

U1： count_60_2 PORT MAP(en，Reset，x，y，z，co)；

U2： encoder_7_2 PORT MAP(y，led1)；

U3： encoder_7_2 PORT MAP(z，led10)；

END S_watch；

3 部分時序仿真圖

3.1 計數(shù)器模塊仿真圖

3.2 控制電路仿真圖

4 結(jié)束語

EDA 技術(shù)的應(yīng)用實現(xiàn)了電子設(shè)計自動化，使得數(shù)字電路的設(shè)計變得更加靈活、簡捷、高效。不僅極大的減輕了設(shè)計人員的工作量，提高了工作效率，更縮短了產(chǎn)品開發(fā)的周期。