閆哲 張艷飛 杜曉華

摘要：GTX是一種高速串行收發(fā)器，具備高速率、低功耗的特點(diǎn)，可用于實(shí)現(xiàn)收發(fā)雙向獨(dú)立傳輸。在Xilinx的Virtex6 FPGA中靈活配置，且與其他邏輯資源緊密聯(lián)系。在Cadence Sigrity環(huán)境下調(diào)用GTX的IBIS模型，添加從PCB板提取的S參數(shù)，對(duì)Virtex6 FPGA GTX收發(fā)器進(jìn)行信號(hào)完整性仿真，模擬真實(shí)應(yīng)用環(huán)境，對(duì)接收眼圖進(jìn)行分析。仿真結(jié)果證明，GTX能夠?qū)崿F(xiàn)在6 Gbps以下數(shù)據(jù)速率的高可靠性傳輸，能夠滿足大容量高速數(shù)據(jù)傳輸?shù)囊?，通過(guò)修改過(guò)孔，提出了一種優(yōu)化傳輸系統(tǒng)的方法。

關(guān)鍵詞：GTX；Sigrity；信號(hào)完整性；仿真；眼圖

中圖分類(lèi)號(hào)：TP336文獻(xiàn)標(biāo)志碼：A文章編號(hào)：1008-1739（2019）13-63-4

0引言

隨著超大規(guī)模集成電路技術(shù)的發(fā)展，IC芯片的內(nèi)核供電電壓逐漸降低，但系統(tǒng)時(shí)鐘頻率和I/O數(shù)據(jù)傳輸速率不斷提升，這就要求具備低壓差電平標(biāo)準(zhǔn)的高速傳輸總線需要具備良好的信號(hào)完整性才能應(yīng)對(duì)傳輸線帶來(lái)的噪聲和干擾[1]。Xilinx Virtex6系列FPGA的高速串行GTX收發(fā)器發(fā)送和接收端雙向獨(dú)立，具備單工和全雙工模式，數(shù)據(jù)傳輸速率范圍600 Mb/s～6.6 Gb/s。

本文利用Cadence公司的仿真分析軟件，在Sigrity環(huán)境下對(duì)GTX收發(fā)器的高速傳輸性能進(jìn)行信號(hào)完整性仿真分析，利用仿真結(jié)果來(lái)加強(qiáng)對(duì)GTX高速收發(fā)器的傳輸特性的認(rèn)識(shí)，以指導(dǎo)PCB布線設(shè)計(jì)工作，提高傳輸可靠性。

1 GTX高速串行仿真

隨著高速集成電路信號(hào)切換速率的不斷提高，IBIS模型作為一種準(zhǔn)確、公開(kāi)的仿真模型，是反映芯片驅(qū)動(dòng)和接收電氣特性的一種國(guó)際標(biāo)準(zhǔn)，所記錄的驅(qū)動(dòng)源輸出阻抗的上升、下降時(shí)間和輸入負(fù)載等參數(shù)，適合于對(duì)高頻效應(yīng)進(jìn)行計(jì)算與仿真（如振鈴、串?dāng)_等），能夠在不涉及器件的內(nèi)部細(xì)節(jié)的情況下，更快、更準(zhǔn)確地得到仿真結(jié)果[2]。因此，采用Virtex6 GTX的IBIS模型進(jìn)行仿真分析。

1.1 IBIS模型

IBIS模型的基本輸入結(jié)構(gòu)包括電源（Power Clamp）和地的電平鉗位（GNDClamp）保護(hù)電路、引腳封裝的寄生參數(shù)（C_pkg，R_pkg，L_pkg）以及硅片本身固有的寄生電容（C_comp），對(duì)于輸入結(jié)構(gòu)而言，沒(méi)有緩沖器的上拉和下拉結(jié)構(gòu)電路[3]。

1.2 Sigrity仿真環(huán)境

Cadence Sigrity工具包內(nèi)有Sigrity Power SI，Sigrity Power DC，SPEED2000等仿真工具，可以完成高速電路設(shè)計(jì)中的信號(hào)完整性（SI）分析、電源完整性（PI）分析和Sigrity System SI，并提供寬帶S參數(shù)提取及頻域仿真等，針對(duì)于高速芯片的全面自動(dòng)化信號(hào)完整性系統(tǒng)設(shè)計(jì)，準(zhǔn)確地仿真評(píng)估環(huán)境，確保串行鏈路接口的可靠實(shí)現(xiàn)。采用Sigrity Power SI對(duì)Virtex6 FPGA的PCB信號(hào)網(wǎng)絡(luò)進(jìn)行仿真，提取GTX發(fā)射和接收端的S參數(shù)；采用Sigrity System SI，建立從發(fā)射到接收端的串行傳輸鏈路模型。

1.3 IBIS模型在Sigrity仿真軟件中的應(yīng)用

IBIS在板級(jí)仿真中應(yīng)用廣泛，可精確模擬PCB使用情況，對(duì)避免PCB投產(chǎn)前的信號(hào)完整性問(wèn)題能起到參考作用。

使用Sigrity Power SI對(duì)GTX發(fā)射和接收的S參數(shù)進(jìn)行提取。S參數(shù)為散射參數(shù)，它是對(duì)傳輸路徑上的各端口之間頻率相應(yīng)關(guān)系的數(shù)學(xué)表達(dá)。對(duì)于一個(gè)多端口的S參數(shù)模型器件，當(dāng)一個(gè)信號(hào)從器件的某一端口進(jìn)入時(shí)，S參數(shù)描述的是該信號(hào)在傳輸網(wǎng)絡(luò)中通過(guò)不同端口的傳輸特性和反射特性[4]。

在Sigrity System SI中，建立通道模型，加載GTX輸入輸出模型，將Power SI中得到的S參數(shù)加載到通道模型中，進(jìn)行高速串行仿真，模擬GTX收發(fā)器的收發(fā)過(guò)程，得到GTX發(fā)射波形、接收波形以及接收眼圖。整個(gè)仿真流程側(cè)重在模擬受應(yīng)用環(huán)境影響后的信號(hào)的波形，是進(jìn)行PCB布線設(shè)計(jì)驗(yàn)證仿真的重要方法。GTX高速串行通道模型如圖1所示。

完成建立模型后，分別加載GTX_TX，GTX_RX的IBIS模型，同時(shí)加載S參數(shù)。

設(shè)置編解碼方式為8B/10B的編解碼方式，8B/10B是面向字節(jié)的編碼規(guī)范，目的是將8B位寬數(shù)據(jù)轉(zhuǎn)換為5個(gè)以上不連續(xù)的“1”或“0”的10位比特碼，減小數(shù)據(jù)流中長(zhǎng)連“1”和長(zhǎng)連“0”字符串，從而平衡“0”和“1”的概率，獲取更好的直流平衡型，進(jìn)而提高傳輸速率。GTX收發(fā)器內(nèi)部包含一個(gè)執(zhí)行8B/10B編碼的硬核單元，實(shí)現(xiàn)對(duì)發(fā)送端數(shù)據(jù)進(jìn)行編碼，不需要消耗FPGA資源。

設(shè)置激勵(lì)碼流為PRBS7，它是7階偽隨機(jī)序列，因?yàn)樽罱咏?B/10B編碼的游程長(zhǎng)度5，因此一般用來(lái)測(cè)試8B/10B高速通道。

1.4眼圖

眼圖是一種觀察信號(hào)完整性直觀有效的方法，串行信號(hào)在傳輸過(guò)程中受到傳輸介質(zhì)特性、噪聲等因素的影響發(fā)生碼間干擾和抖動(dòng)等問(wèn)題，都可以通過(guò)眼圖測(cè)量來(lái)進(jìn)行評(píng)價(jià)，以此判斷系統(tǒng)性能和串行信號(hào)質(zhì)量。

通常，用相關(guān)的眼圖參數(shù)來(lái)定義眼圖的屬性，如眼高（Eye Height）、眼寬（Eye Width）、Q因子（Q factor）、抖動(dòng)（Jitter）、眼幅度（Eye Amplitude）和眼交叉比（Eye Crossing Percentage）等。其中，眼高是眼睛垂直張開(kāi)度的度量，理想的眼圖眼睛張開(kāi)度等于垂直眼幅度。實(shí)際情況下，噪聲會(huì)使眼睛閉合，因此，眼高的測(cè)量決定了噪聲引起的眼睛閉合程度，垂直方向越高，信號(hào)則可以抵抗較大的干擾或者串?dāng)_；高速數(shù)據(jù)信號(hào)的信噪比也直接用眼高值來(lái)表示。眼寬是眼睛水平張開(kāi)度的測(cè)量，是通過(guò)計(jì)算測(cè)量眼圖2個(gè)交叉點(diǎn)的統(tǒng)計(jì)平均值之間的差異而得，水平方向越寬，則說(shuō)明干擾越小。

眼高和眼寬表征了系統(tǒng)抗干擾能力的大小。抖動(dòng)是數(shù)據(jù)碼元發(fā)生變化的實(shí)際位置與理想位置的時(shí)間偏差，抖動(dòng)是信號(hào)的水平波動(dòng)，會(huì)隨數(shù)據(jù)速率提高而增加，造成誤碼。

將數(shù)據(jù)速率從0.5 G設(shè)置到6 G開(kāi)始仿真，在不同速率下，獲得接收端的眼圖結(jié)果如圖2所示。眼高仿真結(jié)果數(shù)據(jù)記錄表如表1所示，眼寬仿真結(jié)果數(shù)據(jù)記錄表如表2所示。

2仿真結(jié)果分析

分析圖2、表1和表2可以得出：

①隨著速率的提升，在1.5，2 G速率下，接收端眼圖與發(fā)送端眼圖的眼高相差不大，說(shuō)明仿真鏈路受串?dāng)_和碼間干擾的影響很小。

②在3.125，4 G速率下，接收端的眼圖眼寬雖然變化很小，但眼高開(kāi)始出現(xiàn)大幅度下降，尤其在4～6 G之間的眼高值急速下降，如圖3所示，說(shuō)明在系統(tǒng)鏈路傳輸大于4 G高速信號(hào)時(shí)，已經(jīng)受到碼間干擾的影響。

③由圖4觀察4～8 G眼圖，從6 G開(kāi)始，眼圖抖動(dòng)變得明顯，說(shuō)明系統(tǒng)鏈路間出現(xiàn)了大量誤碼。

3仿真結(jié)果

在信號(hào)完整性的干擾分析中，噪聲耦合到臨近的傳輸線上，會(huì)因?yàn)閭鬏斁€、過(guò)孔孔徑大小和厚度的變化引起臨近線上有的多處阻抗不連續(xù)點(diǎn)，干擾的噪聲也會(huì)反復(fù)震蕩疊加，最終可能會(huì)產(chǎn)生更大的噪聲。本文提出通過(guò)優(yōu)化過(guò)孔孔徑的方法對(duì)系統(tǒng)鏈路進(jìn)行優(yōu)化，通過(guò)眼圖仿真分析優(yōu)化效果。

3.1過(guò)孔模型

過(guò)孔結(jié)構(gòu)圖如圖5所示，焊盤(pán)直徑、反焊盤(pán)直徑和過(guò)孔殘樁長(zhǎng)度等因素影響過(guò)孔上的寄生電感和電容，進(jìn)而引起過(guò)孔等效阻抗的變化。

對(duì)過(guò)孔寄生電容的感性分析可知，這種電容效應(yīng)會(huì)影響信號(hào)的邊沿速率，也會(huì)使特性阻抗發(fā)生變化，影響高速信號(hào)的上升時(shí)間。由式（1）和式（2）可知，使用相同材料，在孔徑厚度、PCB板厚度不變的情況下，減小孔徑可以減小寄生電容，進(jìn)而減小高速信號(hào)邊沿上升時(shí)間。

3.2仿真優(yōu)化

以4.8 GHz傳輸信號(hào)為例，對(duì)過(guò)孔孔徑進(jìn)行優(yōu)化，從0.2mm降低至0.1 mm。仿真眼圖眼高如表3所示。

從圖7可以看出，對(duì)過(guò)孔進(jìn)行優(yōu)化后，眼高的值增大，更改過(guò)孔孔徑，優(yōu)化了輸入端的反射系數(shù)，碼間干擾減小，對(duì)系統(tǒng)傳輸鏈路干擾的影響減小。

4結(jié)束語(yǔ)

通過(guò)加載IBIS模型，提取實(shí)際PCB板傳輸線S參數(shù)，在Cadence Sigrity環(huán)境下對(duì)Virtex6 GTX高速串行收發(fā)器進(jìn)行信號(hào)完整性仿真，說(shuō)明Virtex6 GTX可以實(shí)現(xiàn)6 Gbps以下信號(hào)的高速串行傳輸，但對(duì)于6 Gbps以上的高速信號(hào)傳輸則會(huì)出現(xiàn)噪聲干擾、串?dāng)_和碼間干擾等問(wèn)題，容易造成較大傳輸誤碼。分析過(guò)孔結(jié)構(gòu)，對(duì)過(guò)孔的孔徑進(jìn)行優(yōu)化，通過(guò)對(duì)眼圖的對(duì)比測(cè)試，可以優(yōu)化傳輸端口的反射系數(shù)、減小碼間干擾，提高了高速信號(hào)傳輸?shù)男阅堋?/p>

參考文獻(xiàn)

[1]陳蘭兵，鐘章民，肖定如，等.Cadence高速電路設(shè)計(jì)：Allegro Sigrity SI/PI/EMI設(shè)計(jì)指南[M].北京：電子工業(yè)出版社，2014.

[2]方國(guó)華，劉光斌，余志勇.基于IBIS模型的信號(hào)完整性仿真分析[J].電子產(chǎn)品可靠性與環(huán)境試驗(yàn)，2004（6）：68-71.

[3]黃貴帥.基于IBIS模型的數(shù)字IC應(yīng)用驗(yàn)證仿真技術(shù)研究[D].西安：西安電子科技大學(xué)，2014.

[4] Bogatin E.信號(hào)完整性與電源完整性分析：第2版[M].李玉山，劉洋，等，譯.北京：電子工業(yè)出版社，2015.