王 權(quán)

（中國電子科技集團(tuán)公司第二十研究所，陜西 西安 710068）

0 引 言

隨著數(shù)字集成電路和微電子技術(shù)的興起[1]，新興的直接數(shù)字頻率合成技術(shù)（DDS-Direct Digital Synthesis）得到了快速發(fā)展，與早期的直接頻率合成（DS-Direct Synthesis）、鎖相式頻率合成（PLLPhase Locked Loop）等頻率合成技術(shù)相比，DDS具有較短的頻率切換時(shí)間、連續(xù)的輸出相位以及頻率分辨率高、相位噪聲低、穩(wěn)定度高等優(yōu)點(diǎn)，被廣泛應(yīng)用于現(xiàn)代通信、雷達(dá)和高精度測量系統(tǒng)等領(lǐng)域。

對比分析以往所有的數(shù)字直接頻率合成技術(shù)的優(yōu)缺點(diǎn)，為解決以往設(shè)計(jì)實(shí)物的簡易型、頻率低、雜散多等問題，本文將高性能直接頻率合成芯片AD9914與單片機(jī)C8051F500相結(jié)合，設(shè)計(jì)了一種實(shí)用的高性能DDS信號發(fā)生器，設(shè)計(jì)出的頻率合成器輸出頻率范圍：190 MHz～210 MHz，能夠進(jìn)行多種信號的頻移鍵控（Frequency-Shift Keying，F(xiàn)SK）、相移鍵控(Phase-Shift Keying，PSK)、幅移鍵控(Amplitude-Shift Keying，ASK)等調(diào)制。并設(shè)計(jì)了一款性能極佳電容耦合諧振式帶通濾波器以去除直接數(shù)字頻率合成器自身原有的信號雜散問題。通過該設(shè)計(jì)實(shí)物的實(shí)驗(yàn)數(shù)據(jù)的仿真結(jié)果分析，表明其具有穩(wěn)定的輸出和較少的雜散信號，各項(xiàng)參數(shù)都達(dá)到預(yù)期值，設(shè)計(jì)簡單多樣且非常實(shí)用。

1 DDS原理及組成部分

1.1 DDS的基本原理

DDS本質(zhì)上是一種采樣系統(tǒng)[2]，在固定參考頻率的基礎(chǔ)上進(jìn)行采樣，獲得一系列數(shù)字信號，再通過D/A轉(zhuǎn)換器和低通濾波器輸出正弦波。典型的DDS結(jié)構(gòu)如圖1所示，其包含5個(gè)部分：相位累加器、ROM查找表、D/A轉(zhuǎn)換器、低通濾波器和參考頻率源。DDS工作過程：頻率控制字在每個(gè)參考時(shí)鐘周期內(nèi)與相位累加器累加一次，得到相位值放入ROM，通過查表將相位值轉(zhuǎn)化成對應(yīng)的幅度序列，再經(jīng)過D/A轉(zhuǎn)換器和低通濾波器得到所需的輸出頻率[3]。

圖1 DDS結(jié)構(gòu)圖

1.2 相位累加器

相位累加器是直接數(shù)字頻率合成器的核心，其工作原理如圖2所示，累加器中包含有一個(gè)加法器和一個(gè)N位的相位寄存器[4]，其系統(tǒng)運(yùn)行過程當(dāng)?shù)谝粋€(gè)時(shí)鐘脈沖到來時(shí)，加法器將自身的初始相位值與頻率控制字K相加，并傳輸給相位寄存器，相位寄存器除了將相位值輸出外，也反饋給了加法器，如此繼續(xù)累加直至寄存器完成一次溢出，在這過程中完成一次溢出所花費(fèi)的時(shí)間即為合成信號的周期，輸出頻率fout與頻率控制字FTW和系統(tǒng)時(shí)鐘fSYSCLK的關(guān)系可由公式1表達(dá)：

由公式1得出FTW，如公式2所示：

因?yàn)镕TW必須為一個(gè)整數(shù)值，函數(shù)round(x)將自變量（x的值）四舍五入到最近的整數(shù)。FTW應(yīng)該小于231，如果大于231，在編程后可能會(huì)產(chǎn)生頻率混疊現(xiàn)象。

1.3 ROM查找表

ROM查找表中存儲著相位與幅度的對應(yīng)關(guān)系。當(dāng)累加器輸出相位信息后，ROM查找表將相位信息作為地址，讀取查詢表中相應(yīng)地址對應(yīng)的幅值信息，從而將相位量化序列轉(zhuǎn)換為對應(yīng)的幅度量化序列。

圖2 相位累加器工作原理圖

1.4 D/A轉(zhuǎn)換器

D/A轉(zhuǎn)換器可將上一級（ROM查找表）輸出的包含幅值信息的二進(jìn)制離散序列轉(zhuǎn)換成連續(xù)的模擬信號[5]。D/A轉(zhuǎn)換器的位數(shù)對合成信號的影響很大，會(huì)摻雜一些雜散分量，進(jìn)而影響系統(tǒng)整體性能。

2 系統(tǒng)電路的設(shè)計(jì)

2.1 系統(tǒng)總體框架

整個(gè)系統(tǒng)電路包括C8051F500單片機(jī)電路、AD9914芯片外圍電路、時(shí)鐘、電源電路和濾波電路等。系統(tǒng)總體框圖如圖3所示。

采用C8051F500單片機(jī)芯片作為控制單元，通過PC機(jī)將寫好的邏輯程序下載至單片機(jī)，單片機(jī)通過SPI 接口對 AD9914 芯片進(jìn)行控制訪問，電源電路為單片機(jī)和AD9914 芯片供電，外部時(shí)鐘向AD9914 提供準(zhǔn)確的控制時(shí)鐘，AD9914經(jīng)系統(tǒng)時(shí)鐘與單片機(jī)的協(xié)同控制，輸出設(shè)計(jì)的頻率信號經(jīng)過濾波后輸出頻譜純凈的信號[6]。

圖3 系統(tǒng)總體設(shè)計(jì)框圖

2.2 硬件電路設(shè)計(jì)

通過對DDS原理的分析不難發(fā)現(xiàn)，選擇一款高采樣率的 DDS 芯片有助于提高信號發(fā)生器性能。本文選用美國ADI公司新推出的一款DDS芯片AD9914，用以設(shè)計(jì)實(shí)現(xiàn)輸出頻率在190 MHz～210 MHz的信號發(fā)生器。

AD9914是一款自帶12位數(shù)模轉(zhuǎn)換器的直接數(shù)字頻率合成器[7]，它的頻率調(diào)諧分辨率達(dá)到190 pHz，參考時(shí)鐘高達(dá)3.5 GHz，輸出頻率最高可到1.4 GHz，寬帶無雜散動(dòng)態(tài)范圍小于-50 dBc，相位噪聲優(yōu)于-128 dBc/Hz。AD9914包含一個(gè)32位累加器，支持快速的頻率跳變和頻率轉(zhuǎn)換，同時(shí)支持進(jìn)行快速相位和幅度轉(zhuǎn)換[8]，AD9914提供串行和并行兩種輸入輸出方式，用戶可根據(jù)需求進(jìn)行設(shè)置。AD9914有五種工作模式：單頻模式、Profile調(diào)制模式、數(shù)字斜坡調(diào)制模式、并行數(shù)據(jù)端口調(diào)制模式和可編程調(diào)制模式，工作模式的相關(guān)設(shè)置決定了DDS 的參數(shù)，即頻率、相位、幅度，根據(jù)模式或具體控制位和功能引腳，將數(shù)據(jù)按頻率、相位和幅度分成不同的組合。實(shí)際設(shè)計(jì)電路圖如圖4所示。

圖4 AD9914引腳圖

2.3 單片機(jī)與DDS芯片的連接

頻率控制字有兩種方式輸入方式：串行輸入和并行輸入。基于二者優(yōu)缺點(diǎn)，根據(jù)實(shí)際需求，本文選擇串行輸入方式。單片機(jī)C8051F500[9]與AD9914的接口圖如圖5所示。

CS，SCLK，SDIO，SDO,SYNCIO 為 AD9914 的串行 I/O 端口，其中 CS為片選信號，SCLK 為串行時(shí)鐘，SDIO 為串行數(shù)據(jù)輸入/輸出端口，SDO為串行輸出端口，SYNCIO為輸入/輸出復(fù)位，單片機(jī)通過串行端口配置 AD9914 的內(nèi)部寄存器，控制AD9914 信號輸出；RESET為AD9914的主機(jī)復(fù)位端口，將所有存儲元件清零，寄存器設(shè)置為默認(rèn)值;IO_UPDATE用于將I/O 緩沖內(nèi)容傳輸?shù)接行У膬?nèi)部寄存器中，因?yàn)閷懭氲臄?shù)據(jù)只是駐留在串行端口緩沖器中，處于無效狀態(tài)，所以要利用此端口進(jìn)行I/O更新，才能有效的配置寄存器；PS0，PS1，PS2為 PROFILE寄存器選擇引腳，通過設(shè)置3個(gè)引腳的高低電平選擇AD9914內(nèi)部的16個(gè) PROFILE寄存器。

圖5 單片機(jī)與AD9914接口圖

2.4 帶通濾波電路的設(shè)計(jì)

由DDS技術(shù)直接產(chǎn)生的合成信號中存在大量的雜散分量，產(chǎn)生雜散的主要原因是相位截?cái)?、幅度量化、?shù)模轉(zhuǎn)換等誤差累積[10]，需要對合成信號進(jìn)行濾波處理。幾種典型低通原型濾波器包括：巴特沃斯型、切比雪夫型和橢圓型濾波器。巴特沃斯濾波器通帶內(nèi)響應(yīng)平坦而通帶到阻帶的過程不夠陡峭。切比雪夫型的通帶內(nèi)衰減在零值和一個(gè)上限值之間做等伏變化，阻帶內(nèi)衰減單調(diào)增大，帶內(nèi)有起伏，但過渡帶比較陡峭。橢圓型濾波器的通帶和阻帶內(nèi)都有起伏，但其阻帶特性比其他濾波器都好，過渡帶下降速度快?？紤]到設(shè)計(jì)帶寬較窄，本文運(yùn)用ADS軟件設(shè)計(jì)了一個(gè)電容耦合諧振式帶通濾波器，其設(shè)計(jì)電路簡單，且通帶易于調(diào)整改變，對于濾除不同頻段的雜散更加容易。如圖6所示是不加濾波器的DDS信號源產(chǎn)生的時(shí)頻圖，明顯發(fā)現(xiàn)主瓣旁邊存在很多雜散。為了對比濾波性能，先設(shè)計(jì)了一款三階的電容耦合諧振式帶通濾波器，對于濾波后的頻譜信號如圖9所示，主瓣右側(cè)還存在一些雜散，其濾波器性能如圖8所示，可看出通帶內(nèi)線性度良好，在225 MHz處的衰減在-19.952db，但其并未達(dá)到實(shí)際設(shè)計(jì)要求，后期進(jìn)行了改進(jìn)。在保證通帶線性度良好的情況下，增加濾波器階數(shù)，改進(jìn)電路如圖7所示。設(shè)置帶寬為20 MHZ，濾波性能分析如圖10所示，標(biāo)記點(diǎn)175 MHz和225 MHz頻率衰減達(dá)到-65.957 db與-48.227 db，具有良好的衰減性能，實(shí)際濾波效果如圖11所示，可看出雜散較少，獲得了較理想的濾波效果。

圖6 不加濾波器時(shí)頻譜信號

圖7 帶通濾波器設(shè)計(jì)電路

2.5 時(shí)鐘電路

AD9914的時(shí)鐘輸入可直接由差分或單端信號源提供，也可由有源晶振提供。使用有源晶振時(shí)，需設(shè)置控制功能寄存器的相關(guān)控制位，內(nèi)部鎖相環(huán)產(chǎn)生遠(yuǎn)大于參考時(shí)鐘的系統(tǒng)時(shí)鐘，其AD9914相關(guān)控制位計(jì)算的倍頻系數(shù)的兩倍才是系統(tǒng)真正的倍頻系數(shù)N。本電路中采用50MHz的有源晶振為AD9914提供時(shí)鐘。

圖8 濾波性能分析

圖9 濾波器時(shí)頻譜信號

圖10 改進(jìn)濾波器濾波性能分析

圖11 改進(jìn)濾波器的時(shí)頻信號

3 測試結(jié)果及分析

通過對實(shí)際電路圖仿真表明，當(dāng)信號發(fā)生器正常工作之后，程序由單片機(jī)加載至DDS芯片的緩沖寄存器當(dāng)中，更新信號后，DDS輸出所需的頻率。示波器測試結(jié)果如圖12至圖15所示，圖12為210MHz時(shí)頻段的輸出信號，輸出波形清晰可見，圖15～17分別為數(shù)字頻率調(diào)制（FSK）、相位調(diào)制（PSK）與幅度調(diào)制（ASK）各個(gè)波形邏輯正確。結(jié)果表明，所輸出的波形穩(wěn)定、平滑，沒有明顯失真，完全達(dá)到設(shè)計(jì)要求。

圖12 210 MHz輸出信號

圖15 ASK輸出波形

4 結(jié) 語

本文設(shè)計(jì)了一種基于DDS技術(shù)的信號發(fā)生器，用高性能的DDS芯片AD9914為頻率合成器的核心部件，以單片機(jī)C8051F500為控制數(shù)據(jù)核心，可以輸出信號頻率達(dá)到190～210 MHz的穩(wěn)定信號，并能夠進(jìn)行FSK，PSK，ASK調(diào)制。運(yùn)用ADS軟件設(shè)計(jì)了高性能的帶通濾波器以去除輸出信號的雜散，經(jīng)過實(shí)際測試表明，該信號發(fā)生器滿足設(shè)計(jì)要求，具有較高應(yīng)用價(jià)值。