徐彬 王傳禮 喻曹豐 解甜

摘 ?要： 針對(duì)傳統(tǒng)的變頻變壓電源采用的模擬控制技術(shù)的不足，設(shè)計(jì)一種基于FPGA的三相SPWM變頻變壓電源。對(duì)主要的硬件電路和基于FPGA的數(shù)字控制電路進(jìn)行研究;分析SPWM波的調(diào)頻調(diào)壓原理;通過(guò)改變頻率控制字來(lái)控制開(kāi)關(guān)管生成頻率可調(diào)的電壓，調(diào)節(jié)調(diào)制度和PWM波的占空比來(lái)調(diào)節(jié)輸出電壓幅值。研究結(jié)果表明，系統(tǒng)實(shí)現(xiàn)了輸出頻率和幅值可調(diào)的三相正弦交流電，相位彼此相差為120°，輸出電壓幅值在0～25 V內(nèi)可調(diào)，輸出頻率在0～100 Hz范圍內(nèi)以0.1 Hz的精度調(diào)節(jié)。仿真與實(shí)驗(yàn)結(jié)果證實(shí)了該設(shè)計(jì)方案的準(zhǔn)確性和可行性。

關(guān)鍵詞： 變頻變壓電源; 三相SPWM; FPGA; 逆變電路; 頻率控制字; 調(diào)制度; 占空比

中圖分類號(hào)： TN773?34; TM921 ? ? ? ? ? ? ? ? ?文獻(xiàn)標(biāo)識(shí)碼： A ? ? ? ? ? ? ? ? ? ? ?文章編號(hào)： 1004?373X（2020）02?0009?05

Study of three?phase SPWM VVVF power supply based on FPGA

XU Bin， WANG Chuanli， YU Caofeng， XIE Tian

Abstract：A three?phase SPWM VVVF power supply based on FPGA is designed to improve the shortcomings of the analog control technology used in the traditional VVVF power supply. The main hardware circuit and the digital control circuit based on FPGA are studied， and the principle of frequency modulation and voltage regulation of SPWM wave is analyzed. The switching tube is controlled by changing the frequency control word to generate the frequency adjustable voltage， the modulation degree and duty cycle of PWM wave are adjusted to regulate the output voltage amplitude. The research results show that the system can realize three?phase sinusoidal AC with adjustable output frequency and amplitude. The phase difference is 120°， the output voltage amplitude is adjustable within 0～25 V， and the output frequency is adjustable within 0.1 Hz in the range of 0～100 Hz. The simulation and experimental results verify the accuracy and feasibility of this design scheme.

Keywords：VVVF power supply; three?phase SPWM; FPGA; inverter circuit; frequency control word; modulation degree; duty cycle

0 ?引 ?言

隨著電力電子技術(shù)和數(shù)字化控制技術(shù)的快速發(fā)展，傳統(tǒng)模擬變頻電源存在諸多缺陷[1?2]，如線路復(fù)雜，難以避免硬件電路的溫漂問(wèn)題，導(dǎo)致系統(tǒng)參數(shù)漂移。另外考慮到控制系統(tǒng)須滿足安全穩(wěn)定性高、脈沖控制信號(hào)的輸出精度高、實(shí)時(shí)性強(qiáng)、易修改、可現(xiàn)場(chǎng)編程以及集成度高等要求[3?4]，基于FPGA的變頻變壓電源數(shù)字控制電路的設(shè)計(jì)便應(yīng)運(yùn)而生。FPGA用硬件連線實(shí)現(xiàn)算法，提高了運(yùn)算速度，采用高速并行計(jì)算的工作方式，提高了系統(tǒng)的抗干擾性能[5?7]。

本文介紹了基于FPGA的三相SPWM變頻變壓電源的設(shè)計(jì)方案，電源的硬件電路輸入端接入220 V/50 Hz工頻交流電，通過(guò)FPGA EP4CE10F17C8芯片產(chǎn)生的控制信號(hào)來(lái)控制逆變主電路和母線調(diào)壓電路，最終輸出頻率和幅值可調(diào)的三相正弦交流電。輸出電壓幅值在0～25 V內(nèi)可調(diào)，輸出頻率在0～100 Hz內(nèi)調(diào)節(jié)，頻率分辨率為0.1 Hz。經(jīng)仿真與實(shí)驗(yàn)驗(yàn)證了該設(shè)計(jì)的正確性。

1 ?系統(tǒng)設(shè)計(jì)的基本方案

本文所設(shè)計(jì)的變頻變壓電源是通過(guò)FPGA來(lái)控制單相交流電向三相交流電的轉(zhuǎn)換，其變頻變壓功能可以改變?nèi)嘟涣麟姷妮敵鲱l率和幅值。系統(tǒng)設(shè)計(jì)的基本原理圖如圖1所示，主要包括以下4個(gè)功能模塊：FPGA數(shù)字控制電路、開(kāi)關(guān)電源電路、直流母線調(diào)壓電路和逆變主電路等。其中直流母線調(diào)壓電路和逆變電路是該電源的關(guān)鍵，本文主要研究了這兩部分。FPGA用來(lái)控制整個(gè)變頻變壓電源，其中包括產(chǎn)生用于控制逆變電路的三相SPWM波和用于調(diào)節(jié)直流母線電壓的PWM波。

2 ?調(diào)頻調(diào)壓原理

調(diào)節(jié)變頻變壓電源的幅值一般主要是通過(guò)改變調(diào)制度和調(diào)節(jié)母線電壓來(lái)實(shí)現(xiàn)的，本設(shè)計(jì)綜合兩種調(diào)壓方式，使變頻變壓電源適應(yīng)更加復(fù)雜的環(huán)境。

假設(shè)變頻變壓電源輸出電壓幅值為Um和輸出電壓頻率為f。由此可知，Um的大小取決于母線電壓U母線、調(diào)制度M，另外母線電壓的調(diào)節(jié)范圍與PWM波的占空比D有關(guān)，則其關(guān)系式可近似表達(dá)為：

[Um=MDU母線] ?（1）

式中，調(diào)制度M被定義為正弦調(diào)制波幅值與三角載波幅值的比。

根據(jù)開(kāi)關(guān)電源得到的直流母線電壓為50 V，則由式（1）可得：

[Um=50MD] ? ? ? ? ? ? ? ?（2）

輸出電壓的頻率f與載波頻率、調(diào)制波頻率、載波比等有關(guān)，其中調(diào)制波頻率又與頻率控制模塊輸出的頻率控制字fcw相關(guān)。因此本文通過(guò)改變頻率控制字fcw的大小來(lái)改變輸出電壓的頻率f的大小，其關(guān)系表達(dá)式近似表示為：

[f=fcw·fclk2N] ? ? ? ? ? ? ? ? （3）

式中： [fclk]為系統(tǒng)時(shí)鐘;N為相位累加器的位數(shù)。

3 ?系統(tǒng)硬件電路設(shè)計(jì)

3.1 ?母線調(diào)壓電路的設(shè)計(jì)

由上文知，改變母線電壓可以調(diào)節(jié)輸出電壓幅值，而母線電壓的大小與PWM波的占空比有關(guān)。因此，本文是通過(guò)改變PWM波的占空比來(lái)間接地調(diào)節(jié)輸出電壓幅值。直流母線調(diào)壓電路如圖2所示。

圖2中MAX627是MOS管的驅(qū)動(dòng)芯片，F(xiàn)PGA產(chǎn)生的PWM波經(jīng)過(guò)驅(qū)動(dòng)芯片后則可以驅(qū)動(dòng)MOS管。從MAX627輸出的PWM波依次經(jīng)過(guò)電容濾波和脈沖變壓器傳輸?shù)組OS管的柵極，以此來(lái)控制MOS管的導(dǎo)通與截止，從而控制母線電壓的大小。

3.2 ?逆變電路的設(shè)計(jì)

本設(shè)計(jì)中逆變電路的功能是把直流母線電壓轉(zhuǎn)化為正弦交流電壓，電路原理圖如圖3所示。

FPGA輸出U，V，W三相相位彼此相差120° SPWM波信號(hào)，分別控制著三個(gè)逆變半橋，每一相分為兩路共六路，每?jī)陕稴PWM波（如DH_U和DL_U）互補(bǔ)且嚴(yán)格控制它們的死區(qū)時(shí)間。由于FPGA輸出的三相SPWM波不能直接驅(qū)動(dòng)MOS管，因此須經(jīng)過(guò)驅(qū)動(dòng)電路后才能控制MOS管的導(dǎo)通與截止，從每個(gè)半橋輸出的電壓經(jīng)過(guò)LC濾波就可以得到三相交流電。其中MOS管的驅(qū)動(dòng)芯片為IR2101，MOS管的型號(hào)為IRFZ44N。

4 ?基于FPGA數(shù)字控制電路的設(shè)計(jì)

4.1 ?正弦調(diào)制波模塊

直接數(shù)字式頻率合成器（Direct Digital Synthesizer，DDS）是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。與傳統(tǒng)的頻率合成器相比，其主要特點(diǎn)是低功耗、高分辨率、快速轉(zhuǎn)換時(shí)間、相位干擾小等而得到廣泛應(yīng)用[8?9]。圖4為DDS設(shè)計(jì)原理框圖。

基于DDS的正弦波設(shè)計(jì)，是將正弦信號(hào)經(jīng)過(guò)取樣、量化，存于ROM中。正弦波幅值獲取的方法有很多，本設(shè)計(jì)借助Matlab軟件編寫(xiě)正弦波程序直接生成ROM的初始化文件（.mif）格式;然后使用Altera的QuartusⅡ軟件調(diào)用LPM_ROM模塊實(shí)現(xiàn)ROM存儲(chǔ)器;最終將會(huì)得到數(shù)字正弦波。圖5為該模塊的設(shè)計(jì)原理圖。

本文將一個(gè)周期的正弦波等分2N個(gè)點(diǎn)，并將各點(diǎn)對(duì)應(yīng)的幅值存儲(chǔ)在ROM中，輸出波形的頻率公示如式（3）所示。

本設(shè)計(jì)的頻率分辨率為0.1 Hz，頻率的調(diào)節(jié)范圍為0.1～100 Hz。另外所選用的芯片晶振的頻率為50 MHz，經(jīng)過(guò)倍頻后得到的系統(tǒng)時(shí)鐘為100 MHz。根據(jù)設(shè)計(jì)要求取N=30，則輸出頻率分辨率（單位：Hz）為：

[Δf=fclk2N=100×106230=0.093≈0.1] ? ? ? （4）

可知，要實(shí)現(xiàn)頻率0.1～100 Hz的調(diào)節(jié)，則fcw的取值為1～210。由于使用的FPGA內(nèi)部ROM容量有限，因此這里選用累加器的高10位對(duì)ROM進(jìn)行尋址，即存儲(chǔ)1 024個(gè)正弦波幅值。

4.2 ?三角載波模塊

三角波是常用的載波信號(hào)，基于FPGA實(shí)現(xiàn)三角載波的方法有很多，為了節(jié)省存儲(chǔ)空間及設(shè)計(jì)的載波的待定輸出，直接用Verilog HDL語(yǔ)言編程實(shí)現(xiàn)。所設(shè)計(jì)的三角載波是根據(jù)加減循環(huán)計(jì)數(shù)器原理生成，輸出三角波的頻率ftri為：

[ftri=fclk2C] ? ? ? ? ? ? ? ? ? （5）

式中：C為三角波的峰值;fclk為系統(tǒng)參考時(shí)鐘。

輸出三角波的頻率與所控制的MOS管的開(kāi)關(guān)頻率大小相同，根據(jù)式（5）可以求出C的值。

4.3 ?帶死區(qū)的比較模塊

由于MOS管的導(dǎo)通與關(guān)斷都需要時(shí)間，為了防止橋臂上的兩個(gè)MOS管同時(shí)導(dǎo)通而發(fā)生短路的情況，需要使同相上下橋臂驅(qū)動(dòng)信號(hào)錯(cuò)開(kāi)一個(gè)死區(qū)時(shí)間[10?11]。因此，在設(shè)計(jì)時(shí)必須設(shè)置死區(qū)時(shí)間，死區(qū)的大小由具體的功率器件決定。本文將采用狀態(tài)機(jī)的設(shè)計(jì)方法把死區(qū)模塊與比較模塊綜合在一起，節(jié)省了存儲(chǔ)空間，部分代碼如下：

always@（current_state）

begin

case（current_state）

s0：begin DH_r<=0;DL_r<=0;end

s1：begin DH_r<=0;DL_r<=1;end

s2：begin DH_r<=0;DL_r<=0;end

s3：begin DH_r<=1;DL_r<=0;end

endcase

end

基于正弦調(diào)制波的生成原理，可以生成0°，120°和240°三相正弦波，將三相正弦波與相同的三角載波送入帶死區(qū)的比較模塊進(jìn)行比較，當(dāng)正弦波的輸出值大于等于三角波的輸出值時(shí)，比較器輸出高電平，反之則反。圖6為三相SPWM波設(shè)計(jì)原理圖。

4.4 ?PWM模塊

為了調(diào)節(jié)直流母線電壓設(shè)計(jì)了PWM模塊，該模塊的功能是生成一個(gè)占空比可調(diào)的PWM波，其主要由可逆計(jì)數(shù)器（輸出變化范圍50～450）、三角波計(jì)數(shù)器（最大計(jì)數(shù)值為500）和比較器三部分組成。圖7為PWM模塊的設(shè)計(jì)原理圖。

5 ?基于QuartusⅡ的仿真與實(shí)驗(yàn)

5.1 ?SPWM模塊仿真

本文采用Modelsim軟件對(duì)程序進(jìn)行仿真，圖8為正弦調(diào)制波仿真波形。其中頻率控制字fcw分別設(shè)置為300，600，900，而且設(shè)置時(shí)間長(zhǎng)度相同，從圖中可以發(fā)現(xiàn)，輸出波形的頻率與頻率控制字成正比。

圖9為三角載波仿真波形，在時(shí)鐘上升沿實(shí)現(xiàn)計(jì)數(shù)器加減，所生成的三角波是對(duì)稱波。

圖10為三相SPWM仿真波形，從圖中可以看出三相SPWM波相位互差120°，每一相兩路波形為互補(bǔ)關(guān)系，且存在死區(qū)時(shí)間。

5.2 ?PWM模塊仿真

PWM模塊仿真波形如圖11所示。通過(guò)數(shù)字板上的按鈕來(lái)控制可逆計(jì)數(shù)器的增減，從而來(lái)控制PWM波的占空比。從圖中可以看出，當(dāng)計(jì)數(shù)器為450和50時(shí)，PWM波的占空比差別比較明顯。

5.3 ?實(shí)驗(yàn)結(jié)果

圖12為數(shù)字示波器輸出的U相SPWM波形，從圖中可以看出，U相兩路波形互補(bǔ)且之間存在死區(qū)時(shí)間。圖13為PWM波形，通過(guò)改變計(jì)數(shù)器的數(shù)值來(lái)改變其占空比，輸出信號(hào)電平是3.3 V。

根據(jù)本文所設(shè)計(jì)的變頻變壓電源的基本結(jié)構(gòu)制作了樣機(jī)。由上面理論分析知，當(dāng)直流母線電壓為50 V，改變頻率控制字、調(diào)制度M以及PWM波的占空比D，就可以實(shí)現(xiàn)變頻電源的調(diào)頻調(diào)壓，實(shí)驗(yàn)結(jié)果如下：

1） 頻率控制字fcw=200，調(diào)制度M=0.8，占空比D=0.8時(shí)，輸出的電壓波形如圖14所示。

2） 頻率控制字fcw=250，調(diào)制度M=0.7，占空比D=0.7時(shí)，輸出的電壓波形如圖15所示。

3） 頻率控制字fcw=300，調(diào)制度M=0.7，占空比D=0.7時(shí)，輸出的電壓波形如圖16所示。

6 ?結(jié) ?語(yǔ)

根據(jù)變頻電源高頻化、數(shù)字化的發(fā)展方向，本文研究了基于FPGA的三相SPWM變頻變壓電源，分別設(shè)計(jì)了變頻變壓電源的數(shù)字控制電路和硬件模擬電路。基于FPGA產(chǎn)生的三相SPWM波和PWM波分別控制著逆變主電路和直流母線調(diào)壓電路，通過(guò)改變頻率控制字、調(diào)制度以及占空比來(lái)實(shí)現(xiàn)電源的調(diào)頻調(diào)壓。各模塊的仿真結(jié)果滿足了系統(tǒng)的設(shè)計(jì)要求，實(shí)驗(yàn)驗(yàn)證了本設(shè)計(jì)方案的可行性。結(jié)果表明，該變頻變壓電源輸出波形質(zhì)量較好、性能穩(wěn)定、運(yùn)行可靠、實(shí)時(shí)性強(qiáng)、可在線調(diào)節(jié)，是較為理想的變頻變壓電源。這對(duì)于變頻變壓電源進(jìn)一步推廣應(yīng)用有重要的實(shí)際意義。

參考文獻(xiàn)

[1] 張鵬超.基于DSP的三相逆變電源研制[J].電源技術(shù)，2011，35（9）：1154?1156.

[2] 王文蓉.基于SVPWM技術(shù)的三相變頻變幅逆變電源[J].儀表技術(shù)與傳感器，2017（1）：169?172.

[3] 劉健，張?zhí)?，曾華，等.基于FPGA技術(shù)的三電平自然采樣SPWM全數(shù)字化理論研究與實(shí)現(xiàn)[J].中國(guó)電機(jī)工程學(xué)報(bào)，2017，37（5）：1498?1506.

[4] 向毅.基于FPGA的電阻焊電源的研究與設(shè)計(jì)[D].保定：河北大學(xué)，2017.

[5] 李能菲，謝苗苗.基于FPGA的逆變控制系統(tǒng)的研究[J].現(xiàn)代電子技術(shù)，2012，35（14）：189?191.

[6] 鄒祎，馬曉軍，魏曙光.基于FPGA的大功率電力電子器件仿真[J].電力電子技術(shù)，2017，51（5）：115?117.

[7] 劉必旺，王寶忠.基于FPGA控制的開(kāi)關(guān)電源的仿真與設(shè)計(jì)[J].科學(xué)技術(shù)與工程，2012，31（12）：8281?8286.

[8] 項(xiàng)春萍.基于DDS的高速定時(shí)同步方法[J].現(xiàn)代電子技術(shù)，2012，35（9）：68?69.

[9] 張興紅，蔡偉，邱磊，等.基于FPGA與DDS 技術(shù)的可調(diào)超聲波驅(qū)動(dòng)電源設(shè)計(jì)[J].儀表技術(shù)與傳感器，2015（6）：84?87.

[10] ABRONZINI U， ATTAIANESE C， DARPINO M， et al. Steady?state dead?time compensation in VSI [J]. IEEE transactions on industrial electronics， 2016， 63（9）： 5858?5866.

[11] 賴梓揚(yáng)，張希，張智敏，等.計(jì)及系統(tǒng)性能提升的諧振式無(wú)線充電開(kāi)關(guān)器件死區(qū)優(yōu)化[J].電力系統(tǒng)自動(dòng)化，2017，41（14）：176?181.

作者簡(jiǎn)介：徐 ?彬（1992—），男，安徽阜陽(yáng)人，碩士研究生，主要研究方向?yàn)榫茯?qū)動(dòng)與控制技術(shù)。

王傳禮（1964—），男，博士，教授，博士生導(dǎo)師，主要研究方向?yàn)榱黧w傳動(dòng)與控制技術(shù)。