低功耗高性能的全MOS電壓基準(zhǔn)源設(shè)計(jì)*

仲召揚(yáng)，李 嚴(yán)

（北京信息科技大學(xué)理學(xué)院，北京100192）

1 引言

目前市場上比較流行的便攜式、可穿戴式電子產(chǎn)品都需要低功耗做支持，所以電源管理芯片的研究成為了關(guān)鍵。電源管理芯片由多個(gè)模塊構(gòu)成，這些模塊有一個(gè)共同點(diǎn)——都包含基礎(chǔ)模塊，如低壓差線性穩(wěn)壓源（LDO）、模數(shù)轉(zhuǎn)換器（ADC）、數(shù)模轉(zhuǎn)換器（DAC）等。而基準(zhǔn)源的主要作用就是為這些模塊提供參考和對(duì)比電壓或者電流。尤其是在模數(shù)轉(zhuǎn)換電路中，基準(zhǔn)源更是有著舉足輕重的作用，其溫度穩(wěn)系數(shù)和電源電壓抑制比的高低決定著模數(shù)轉(zhuǎn)換器的精度好壞[1]。

然而，傳統(tǒng)的雙極型晶體管和電阻構(gòu)成的帶隙基準(zhǔn)源已經(jīng)逐漸無法滿足要求。以MOS管為主要器件的基準(zhǔn)源，具有低輸出電壓、低功耗和面積小的優(yōu)點(diǎn)，已成為優(yōu)先選擇。

在此，利用Vth-VT溫度補(bǔ)償（熱電壓VT與溫度成正相關(guān)，閾值電壓Vth與溫度成負(fù)相關(guān)）的原理，實(shí)現(xiàn)與溫度和電源電壓無關(guān)的帶隙基準(zhǔn)。采用共源共柵結(jié)構(gòu)來增大PSRR，增強(qiáng)抗噪聲性能；使用MOS管代替了電阻，約去了輸出電壓表達(dá)式的載流子偏移率，增強(qiáng)了溫度特性；使用基本全亞閾值MOS管的結(jié)構(gòu)，造就了該結(jié)構(gòu)的超低功耗性能。

2 亞閾值CMOS基準(zhǔn)源

一般認(rèn)為，當(dāng)柵源電壓（VGS）大于閾值電壓（VTH）時(shí)，MOS管開啟，反之，MOS管截止。但實(shí)際上，在VGS小于VTH的一定范圍內(nèi)（通常約為0.2～0.4V），MOS管的源漏間會(huì)有一個(gè)非常小的電流。這個(gè)漏電流本質(zhì)上是一種擴(kuò)散電流，這是一個(gè)有別于開啟和截止的特殊的狀態(tài)——亞閾值狀態(tài)。這種工作狀態(tài)下的MOS管與雙極型晶體管類似，源漏電流與柵源電壓呈指數(shù)關(guān)系。

亞閾值狀態(tài)下的漏電流公式如下：

其中，μ是載流子遷移率，m是亞閾值修正系數(shù)，Cox是柵極氧化層單位面積電容，VT是熱電壓（室溫下約為26 mV）。根據(jù)式(1)，亞閾值電流ID_sub和柵源電壓VGS之間為指數(shù)關(guān)系。但基本上在所有情況下，VDS都遠(yuǎn)大于VT，從而 1-exp(-VDS/VT)≈1，式(1)可簡化為：

通過對(duì)式(2)移項(xiàng)處理，可以得到柵源電壓VGS的表達(dá)式：

而VT和VTH分別與溫度成正相關(guān)和負(fù)相關(guān)，所以，通過調(diào)整寬長比就可以得到與溫度無關(guān)的電壓VGS。但是，可調(diào)的寬長比在對(duì)數(shù)里，需要調(diào)整的范圍較大，通過一個(gè)MOS管是無法得到的。通過VGS的差值可以將其分配到多個(gè)MOS管上，如下式：

其中，K1和K2是MOS管的寬長比。令輸出電壓為n個(gè)ΔVGS與VGS的和，即可得到與溫度無關(guān)的電壓。

3 基準(zhǔn)電壓源電路設(shè)計(jì)

圖1為本次設(shè)計(jì)的基準(zhǔn)電壓源的整體電路圖，可見其由共源共柵電流源電路、溫度補(bǔ)償電路和啟動(dòng)電路構(gòu)成。M8、M9、M10、M11、M17、M18、M29 和M30為共源共柵電流源電路，M0～M6為溫度補(bǔ)償電路，M13～M16和 MS為啟動(dòng)電路，M19～M28為偏置電路。

圖1 所設(shè)計(jì)基準(zhǔn)電壓源的完整電路圖

3.1 共源共柵電流源電路設(shè)計(jì)

在實(shí)際應(yīng)用中，電流源電路會(huì)受到很多因素的影響，尤其是溝道長度調(diào)制效應(yīng)，造成其輸出電阻無法達(dá)到理論上的無窮大，對(duì)電路的PSRR和線性調(diào)整率的影響較大。對(duì)此，可采用共源共柵結(jié)構(gòu)，來克服溝道長度調(diào)制效應(yīng)。

在圖1所示電路中，M9工作在深線性區(qū)，M12工作在工作飽和區(qū)并為M9提供偏置電壓，其他MOS管均工作在亞閾值區(qū)。

通過M7來確定電流值的大小，并且令M7處于深線性區(qū)，VDS接近于0，由漏電流公式可得：

令M12處于飽和區(qū)，設(shè) M19和M18的寬長比的比值為M，即I7=MI12，由于M7、M12柵端連接在一起，柵源電壓相等，并且寬長比相等，則可得：

根據(jù)亞閾值漏電流公式可得：

因此，M5的漏源端電壓VDS為：

將式(8)帶入式(6)得：

根據(jù)式(9)以及載流子遷移率與熱電壓的溫度關(guān)系，該電流和溫度有微弱的關(guān)系，可以將其忽略。

3.2 溫度補(bǔ)償電路設(shè)計(jì)

根據(jù)上述亞閾值電壓源原理的分析可知，理論上可以通過適當(dāng)?shù)恼{(diào)節(jié)MOS管的寬長比來得到與溫度無關(guān)的VGS。但是，實(shí)際上單個(gè)MOS管是無法達(dá)到這么大的寬長比，所以須通過多個(gè)柵源電壓的差值和一個(gè)柵源電壓串聯(lián)來獲得[2]。

由電壓關(guān)系可以得知，M6、M0、M1和 M2管的電流IDS分別為IP、2IP、3IP和 4IP，基準(zhǔn)電壓VREF為：

通過亞閾值漏電流公式，可以求得IP的表達(dá)式，忽略μ的溫度特性，忽略襯偏效應(yīng)，最終可得：

VT與溫度成正相關(guān)，VTH與溫度成負(fù)相關(guān)，而VREF是這兩個(gè)電壓的線性相加，顯然，只要合理地設(shè)計(jì)管子的寬長比K0～K6，就可以得到基本和溫度無關(guān)的基準(zhǔn)輸出電壓。

對(duì)式(11)兩邊同時(shí)對(duì)溫度求偏導(dǎo)，得到基準(zhǔn)輸出電壓的溫度系數(shù)：

令式(12)為0，即可得到與溫度無關(guān)的基準(zhǔn)電壓。

3.3 啟動(dòng)電路設(shè)計(jì)

在各類的偏置電路中，“簡并”點(diǎn)的存在可能會(huì)使電流源電流無法正常工作。在設(shè)計(jì)啟動(dòng)電路時(shí)有以下兩個(gè)原則：

①電源上電時(shí)，啟動(dòng)電路向核心電路輸入啟動(dòng)電流，克服“0”簡并點(diǎn)，使核心電路進(jìn)入正常的工作狀態(tài)；

②啟動(dòng)電路絕對(duì)不能對(duì)核心工作電路產(chǎn)生影響，即啟動(dòng)電路不能對(duì)核心工作電路產(chǎn)生輸出，最好是啟動(dòng)電路在電路開啟后能夠不產(chǎn)生功耗[3-4]。

如圖2，是一個(gè)對(duì)經(jīng)典啟動(dòng)電路的改進(jìn)版本，略有不同的地方就是此處將一個(gè)NMOS管源漏短接當(dāng)作電容使用。M1和M3是一個(gè)反相器，當(dāng)電路進(jìn)入正常工作狀態(tài)時(shí)，把M2的柵極與地接通，其便進(jìn)入截止區(qū)，隔離啟動(dòng)電路對(duì)核心電路的影響。該啟動(dòng)電路與其他的啟動(dòng)電路相比，會(huì)略微提高總體電路的電源電壓抑制比。M0的柵極與地相連，將其等效為一個(gè)電阻，與等效為電容的M4構(gòu)成了充電電路。當(dāng)給電源上電時(shí)，等效電容M4等于斷路M0的漏端等于VDD，所以M3截止M1和M2導(dǎo)通，M1的漏電流通過M2源端進(jìn)入到基準(zhǔn)電路，給基準(zhǔn)電路輸入電流，消除“0”簡并點(diǎn)。電容充電完成后，M1和M3組成的反相器，把截止的M2源極短路到地，從而啟動(dòng)電路和核心電路基本完全脫離。

圖2 改進(jìn)的啟動(dòng)電路示意圖

4 版圖設(shè)計(jì)及電路后仿真

基于SMIC0.18μm CMOS工藝，進(jìn)行了設(shè)計(jì)、版圖繪制、和前、后仿真。如圖3所示為本基準(zhǔn)源的版圖設(shè)計(jì)。

圖3 所設(shè)計(jì)電路的版圖

在-50～100℃溫度范圍內(nèi)，輸出電壓溫度特性的后仿真結(jié)果如圖4所示，溫度變化值為3.5mV，溫度系數(shù)為39ppm/℃。

在常溫（25℃）下，圖5為靜態(tài)電流溫度特性的后仿真結(jié)果，其靜態(tài)電流為113.8nA，電路功耗僅為204.84nW，基準(zhǔn)輸出電壓為596.9mV。

圖6為基準(zhǔn)源電壓調(diào)整率的后仿真結(jié)果，電源電壓范圍為1.1～3.0V時(shí)，電源電壓的線性調(diào)整率為0.05%。

圖7為基準(zhǔn)源的PSRR的后仿真結(jié)果，當(dāng)噪聲為100Hz時(shí)的電源電壓抑制比為64.17dB，1kHz時(shí)為44.26dB。

本設(shè)計(jì)仿真后的各項(xiàng)參數(shù)與其他文獻(xiàn)設(shè)計(jì)的基準(zhǔn)源電路性能對(duì)比如表1所示。

圖4 基準(zhǔn)輸出電壓溫度特性曲線

圖5 基準(zhǔn)靜態(tài)電流溫度特性曲線

圖6 電壓調(diào)整率仿真曲線

圖7 電源電壓抑制比曲線

表1 本設(shè)計(jì)改進(jìn)基準(zhǔn)源與其他基準(zhǔn)源的對(duì)比

5 結(jié)束語

本次設(shè)計(jì)的基準(zhǔn)源電路在線性調(diào)整率和靜態(tài)功耗方面具有很明顯的優(yōu)勢；溫度系數(shù)只比文獻(xiàn)[6]略高，但是這對(duì)于結(jié)構(gòu)簡單的一階補(bǔ)償方法來說，已經(jīng)是很好的結(jié)果；對(duì)比文獻(xiàn)中的PSRR都較高，差距不大，都具有較好的抗電源噪聲能力。可見，所設(shè)計(jì)的基準(zhǔn)電壓源，可以做到低溫度系數(shù)、低線性調(diào)整率、高PSRR和低功耗，可以適應(yīng)便攜式、可穿戴式電子產(chǎn)品的使用。