基于FPGA的脈沖信號發(fā)生測試一體裝置

任歡 蔡沅坤

摘 要：文中以FPGA和MSP430相互配合組成相應系統(tǒng)，制作出數(shù)字顯示的周期性矩形脈沖信號參數(shù)發(fā)生測試一體裝置。該系統(tǒng)利用測量周期法和等精度多周期同步測量方法分別對低頻信號和高頻信號進行測量。為了解決傳統(tǒng)測量方式在精度要求方面不足等問題，系統(tǒng)采用優(yōu)化設置標準時鐘頻率等改善措施進行彌補。目前，信號頻率的測量已有多種測量方案，如過零檢測法、離散傅里葉變換、離散卡爾曼濾波等。但這些方法均存在對高頻信號快速測量的局限性、頻譜泄漏以及準確性不佳等問題。為了使系統(tǒng)具備更加高效、高速的運算能力，選擇以MSP430作為微型控制核心，以FPGA作為信號的最小處理單位，完成對正弦信號頻率、矩形脈沖信號占空比、脈沖信號幅度和脈沖信號上升時間等參數(shù)的測量。

關(guān)鍵詞：多周期同步測量;占空比;上升時間;FPGA;等精度頻率測量;單片機

中圖分類號：TP39;TN741文獻標識碼：A文章編號：2095-1302（2020）10-00-04

0 引 言

電子產(chǎn)業(yè)在市場逐漸占據(jù)重要地位，相關(guān)產(chǎn)業(yè)對頻率等數(shù)據(jù)測量結(jié)果的快速性、穩(wěn)定性、準確性等多項指標擁有更進一步的需求。當前多采用過零檢測法、Fourier變換以及Kalman Filtering等測量信號頻率。但這些方案中對于高頻信號的測量存在頻譜泄漏和精度不足等局限，對此，本系統(tǒng)將高速現(xiàn)場可編程邏輯陣列、低消耗微型處理器相結(jié)合，利用多周期測量原理，通過優(yōu)化設置標準時鐘信號頻率，對于低頻信號采用直接測周法測量，對于高頻信號利用高精度多周期同步測量法完成對信號頻率、占空比、信號幅值及信號上升時間等多項數(shù)據(jù)的準確測量[1-3]。

1 系統(tǒng)設計思路

1.1 系統(tǒng)總體結(jié)構(gòu)

系統(tǒng)由Cyclone IV EP4 CE6 E22 FPGA，MSP430 F5529 MCU，控制模塊，測量模塊，外圍電路模塊（放大模塊、比較模塊及整形模塊）以及顯示模塊構(gòu)成，系統(tǒng)總體結(jié)構(gòu)如圖1所示。其中，對于數(shù)據(jù)的接收和處理以及命令傳遞由MCU負責;利用FPGA的內(nèi)部計數(shù)模塊、等精度頻率測量模塊、電平時間計數(shù)模塊、信號幅度測量模塊及信號上升時間測量模塊完成對信號頻率、占空比、幅度、上升沿時間的數(shù)據(jù)測量。同時根據(jù)MCU和FPGA之間（通過SPI協(xié)議）的信號傳輸完成指令與數(shù)據(jù)互傳。本系統(tǒng)利用外圍電路對輸入信號進行相關(guān)處理，主要把待測信號通過放大整形調(diào)理成能夠被FPGA判別的信號，并通過按鍵控制所測數(shù)值的顯示，利用OLED12864顯示所得數(shù)值[4-7]。

1.2 時間及頻率測頻原理

1.2.1 等精度頻率測量法

設置某種特定標準時鐘信號條件下，對待測信號的上升沿進行捕獲并且計數(shù)，從而得到待測信號頻率。等精度頻率測量原理如圖2所示，如果在標準時鐘信號T內(nèi)，待測信號上升沿個數(shù)為m，而捕獲到的上升沿個數(shù)[8]為n，則待測信號頻率為：

由上式可以得出結(jié)論：通過理論計算所得的測量誤差和信號頻率參數(shù)無直接關(guān)系[9-10]。為了進一步提高測量精度，可以增加標準時鐘的同步時間T或者增大時鐘信號頻率。對于頻率低于1/T的信號則無法用等精度測頻法測量。在實際測量中，因為硬件部分等其他原因，導致FPGA運算結(jié)果存在一定誤差，實際誤差為：

1.2.2 直接測周法

對于待測信號在一個周期內(nèi)利用標準時鐘進行計數(shù)，將所得數(shù)值通過計算得到待測信號頻率，其測量原理如圖3所示。如果在待測信號的某個周期內(nèi)捕獲到標準時鐘信號有m個上升沿[11]，那么待測信號頻率為：

1.3 外圍電路設計

外圍電路模塊對輸入信號進行放大整形等調(diào)理，從而使得輸出信號轉(zhuǎn)換為TTL信號。將輸入信號調(diào)理為大于等于2.4 V的TTL信號，由于該系統(tǒng)的測量是建立在通過捕獲待測信號的上升沿從而完成對信號的頻率測量，所以經(jīng)過調(diào)理電路后的輸出信號可保證較短的上升時間。

該裝置系統(tǒng)的外圍電路主要對高頻到低頻信號進行放大和比較。對于高頻信號，正弦信號無需經(jīng)過調(diào)理電路處理也可被捕捉到上升沿，只需經(jīng)過高增益放大器進行放大即可;為了將低頻信號整形為方波電路，不僅需要經(jīng)過放大電路，并且在后級需要連接施密特觸發(fā)器;中頻信號需要先經(jīng)過放大電路后再經(jīng)過十分頻電路輸出級聯(lián)至低頻信號處理電路整形為方波。本系統(tǒng)應用由TI公司提供的OPA847（寬帶超低噪聲電壓反饋運算放大器）作為前級信號放大電路的核心，該款芯片具有較高的增益帶寬積（3.9 GHz）、較低的電壓輸入噪聲（0.85 nV·Hz-1/2）以及較高的壓擺率（950 V·μs-1）。

2 系統(tǒng)實現(xiàn)

單片機MSP430F5529的程序框架如圖4所示。其主要測量功能包括正弦波頻率測量、信號上升沿時間測量、脈沖信號占空比測量以及脈沖信號幅度測量等。程序啟動后，根據(jù)按下對應功能的按鍵從而使單片機向FPGA發(fā)送控制指令，控制FPGA測量對應參數(shù)。參數(shù)測量完成后，F(xiàn)PGA與單片機通過SPI通信方式傳遞數(shù)值，單片機控制OLED12864顯示測量參數(shù)?？紤]到FPGA和MUC的系統(tǒng)時鐘相差較大，在設置SPI通信時將單片機設置為主設備，F(xiàn)PGA設置為從設備。通過利用單片機以I/O口模擬SPI的工作方式，讓I/O口發(fā)出時鐘信號SCLK，完成FPGA與單片機的通信。

FPGA模塊主要包括top文件、頻率測量模塊、脈沖信號占空比測量模塊、SPI通信模塊、脈沖上升沿時間測量模塊等，F(xiàn)PGA模塊的RTL綜合結(jié)果如圖5所示。其可根據(jù)需要的模塊功能，對FPGA的初始系統(tǒng)時鐘進行鎖相環(huán)倍頻處理。單片機MSP430通過控制線對頻率、占空比、上升沿時間、幅度四種功能進行選擇。待測信號經(jīng)過調(diào)理電路后可轉(zhuǎn)化為易被識別的TTL信號并直接與FPGA的測頻和測占空比模塊連接，進一步獲得測量結(jié)果。當測量脈沖信號上升沿時，輸入信號通過比較、放大處理后形成兩路方波信號，并將其中一路信號經(jīng)由1.5倍分頻與另外一路信號共同接入測量上升沿模塊，計算兩路信號的時間間隔，完成對兩路信號多項數(shù)據(jù)的測量。

3 測試結(jié)果與分析

脈沖信號發(fā)生測試一體裝置性能優(yōu)勢主要體現(xiàn)在測量結(jié)果準確，并且在保證精度的條件下同時具備較大的頻率范圍以及較低的輸入幅值。眾所周知，當前該類設備的技術(shù)難點在于保證提高頻率范圍、降低輸入幅度的條件下依舊能夠完成高精度測量。對此，如果將FPGA系統(tǒng)同步時間設置為1 s，并且保證測量精確度大于等于0.01%，則有：

為了滿足各項模塊測量精度的需要，本系統(tǒng)根據(jù)不同模塊設置不同的標準系統(tǒng)時鐘（改變鎖相環(huán)倍頻系數(shù)，如頻率測量時將初始時鐘倍頻至200 MHz，測量上升沿時將初始時鐘倍頻至800 MHz）。

首先控制輸入幅度為100 mV和300 mV，測量1 Hz～25 MHz頻段范圍內(nèi)的正弦波頻率，測試結(jié)果見表1、表2所列。根據(jù)測試結(jié)果可知，在1 Hz～25 MHz的頻率范圍內(nèi)，該裝置測量數(shù)據(jù)的相對誤差最大值為0.003 0%。

在300 mV至500 mV條件下進行1 Hz～1 MHz頻段范圍內(nèi)上升沿時間測試的目的在于驗證系統(tǒng)測量信號上升沿時間的準確度，測試結(jié)果見表3、表4所列。測試結(jié)果顯示，信號上升沿時間測量的數(shù)值結(jié)果相較于儀器數(shù)值較小，測試結(jié)果的相對誤差最大值為2.51%。測量方式產(chǎn)生的一定量誤差可由算法彌補。

針對幅值100 mV、頻率范圍在1 Hz～10 MHz的矩形脈沖信號進行了占空比數(shù)據(jù)測量，測量目的在于驗證系統(tǒng)測量占空比功能的準確度，測量結(jié)果見表5、表6、表7所列。由數(shù)據(jù)結(jié)果分析，該測量系統(tǒng)所得數(shù)值相對標準值幾近準確，誤差較小，測量結(jié)果的相對誤差最大值為0.10%。

針對幅值100 mV～3 V、頻率范圍在1 Hz～10 MHz的方波信號進行幅度數(shù)據(jù)測量，測量目的在于驗證系統(tǒng)測量信號幅度功能的準確度，測量結(jié)果見表8、表9所列。由數(shù)據(jù)結(jié)果分析，該測量系統(tǒng)所得數(shù)值相對標準值存在較小誤差。當測量幅度值較小時，由于裝置內(nèi)部電路具有20～50 mV的硬件誤差，測量結(jié)果誤差較大;當測量幅度值較大時，測量結(jié)果更為準確，結(jié)果測量最大相對誤差為1.67%。

4 結(jié) 語

由于當前測量裝置在測量方面的要求逐步提升，本文提出了基于MSP430F5529與FPGA的多功能脈沖信號發(fā)生測量一體裝置，在標準時鐘設置信號頻率方面進行了進一步的改進以及優(yōu)化。該系統(tǒng)能夠完成各項信號的產(chǎn)生，同時也能夠?qū)崿F(xiàn)對于正弦波頻率測量、矩形脈沖信號占空比測量、信號上升沿時間精確測量以及信號幅度測量等功能。根據(jù)結(jié)果分析，該系統(tǒng)具備測量精度高、性能穩(wěn)定等特點，完全達到預期的功能以及目標，但系統(tǒng)的部分功能仍具有完善的空間。根據(jù)相關(guān)理論可知，該系統(tǒng)可完成200 MHz范圍內(nèi)的精準頻率測量，相較于該系統(tǒng)的前期功能和性能有較大提升。后續(xù)筆者將對高頻信號處理進行研究，并對幅度測量功能進行完善、優(yōu)化。

參考文獻

[1]張?zhí)旌?，葉偉，王陽陽，等.基于SoPC的便攜式高精度頻率儀設計[J].儀表技術(shù)與傳感器，2015，52（5）：34-37.

[2]易龍強.基于一元線性回歸理論的數(shù)字正弦信號頻率測量算法[J].電測與儀表，2011，48（3）：20-24.

[3]許珉，劉曉輝，王璽，等.基于加四項Nuttall窗遞推DFT插值算法的高精度測頻方法研究[J].鄭州大學學報（工學版），2013，34（1）：66-69.

[4]王科，陳麗華，麥瑞坤，等.基于擴展卡爾曼濾波頻率跟蹤的DFT同步相量測量算法[J].電網(wǎng)技術(shù)，2014，38（9）：2519-2524.

[5] ALAM A S.A new fast algorithm to estimate real-time phasors using adaptive signal processing [J]. IEEE transactions on power delivery，2013，28（2）：807-815.

[6]李軍，王越超.一種基于幅值調(diào)制的新型電力系統(tǒng)正弦頻率測量方法[J].電工技術(shù)學報，2015，30（7）：144-150.

[7]孟卓，溫和.基于復化梯形的準同步采樣頻率測量算法[J].中國電機工程學報，2015，35（10）：2445-2453.

[8]偶曉娟，周渭，易韋韋，等.精密頻率測量邊沿效應的特性分析[J].西安電子科技大學學報，2016，43（3）：157-162.

[9]陳發(fā)喜.高分辨率時頻信號處理技術(shù)研究[D]. 西安：西安電子科技大學，2010.

[10] HUANG G Z，LI Z Q，YI Y W. Research of complete synchronization frequency measurement methodbased on phase coincidence [J]. Instrument technology，2010（9）：14-15.

[11]羅莉琴，萬麗，李遠哲，等.基于MC9S12DT128單片機多路頻率測量模塊的設計與實現(xiàn)[J].計算機測量與控制，2015，23（10）：3458-3460.