電源噪聲對模數(shù)轉(zhuǎn)換器性能的影響

王力 武杰

（中國科學(xué)技術(shù)大學(xué)近代物理系核探測與核電子學(xué)國家重點(diǎn)實驗室 合肥 230026）

模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter，ADC）是核電子學(xué)信號處理系統(tǒng)的重要組成部分，電源噪聲是影響ADC性能的重要因素。高精度ADC需要低噪聲電源，大多數(shù)ADC數(shù)據(jù)手冊推薦采用低壓差線性穩(wěn)壓器（Low Drop Output，LDO）為高精度ADC供電以便達(dá)到最佳性能。LDO噪聲較小，但是其效率取決于電壓的輸出輸入之比，電源效率較低［1］。在很多場合，不僅需要精密測量，而且需要提高電源效率，例如便攜式核輻射檢測儀、采用電池供電的可穿戴設(shè)備、傳感器網(wǎng)絡(luò)等，在這些場景中，電源效率越高，電池使用時間越長，電源設(shè)計越簡單，維護(hù)越少［2］。

在實際應(yīng)用中，為了提高電源效率，也常用開關(guān)電源（DC-DC Switching）為ADC 供電。文獻(xiàn)［3］為廣角大氣熒光/切侖科夫光探測器陣列設(shè)計了數(shù)字電源模塊，采用了開關(guān)電源為模塊中的ADC 供電，并且研究了兩種不同的開關(guān)電源布局對電路噪聲的影響。文獻(xiàn)［4］設(shè)計了數(shù)字化X熒光儀的電源，它也使用了開關(guān)電源為ADC供電，它通過提高開關(guān)電源的開關(guān)頻率及LC 濾波的方式來降低開關(guān)電源的噪聲，從而提高譜線能量的分辨率。如何有效降低電源噪聲，以體現(xiàn)最佳的ADC 的性能，是探測器設(shè)計的一個重要環(huán)節(jié)。一般開關(guān)電源轉(zhuǎn)換效率可達(dá)90%以上，遠(yuǎn)高于LDO，所以使用開關(guān)電源為ADC 供電最大的好處是可以提高供電效率，但開關(guān)電源的問題是噪聲和紋波比較大。電源的噪聲是否會對ADC 的性能產(chǎn)生影響，影響的途徑又有哪些，是一個值得研究的問題。在文獻(xiàn)［2］中，美國ADI公司的Walsh 在使用開關(guān)電源為逐次逼近寄存器（SAR）型ADC供電時，在輸入信號為近滿量程的情況下發(fā)現(xiàn)了ADC 的輸出頻譜上出現(xiàn)了因信號和電源噪聲相互調(diào)制而產(chǎn)生的噪聲，但他并未對這種噪聲的規(guī)律給出分析。因此本文對該問題進(jìn)行了進(jìn)一步的研究，首先進(jìn)行了理論分析，然后搭建了硬件電路。利用電源分析儀在ADC 電源引腳加入確定頻率和振幅噪聲的方法，分別測試了數(shù)字電源和模擬電源上噪聲在ADC 輸出頻譜上的表現(xiàn)，總結(jié)出了ADC 輸出頻譜上電源噪聲的表現(xiàn)形式。此外，還進(jìn)一步結(jié)合開關(guān)電源噪聲的特點(diǎn)分析了開關(guān)電源對ADC 性能的影響。本文的結(jié)論可以為ADC 供電方案的設(shè)計提供一定的參考。

1 ADC電源噪聲分析

電源噪聲相當(dāng)于ADC 的輸入。ADC 可以看作是一個非線性系統(tǒng)，其內(nèi)部電容的非線性、金屬-氧化物- 半導(dǎo)體場效應(yīng)晶體管（Metal Oxide Semiconductor，MOS）的非線性、運(yùn)放的非理想特性以及積分器的非理想特性等，都是導(dǎo)致ADC非線性的原因［5］。電源噪聲傳輸路徑如圖1 所示，信號從ADC 的模擬輸入端進(jìn)入ADC，電源噪聲從ADC 的電源引腳進(jìn)入ADC，由于信號和電源噪聲通過不同的路徑進(jìn)入ADC，所以產(chǎn)生的非線性誤差不同。圖1 中，x（t）表示非線性系統(tǒng)的輸入，因為非線性系統(tǒng)的增益是輸入信號的函數(shù)，所以可用非線性函數(shù)h［x（t）］、g［x（t）］、k［x（t）］分別表示非線性系統(tǒng)的增益。h［x（t）］和g［x（t）］會導(dǎo)致信號和電源噪聲產(chǎn)生各自的諧波，k［x（t）］不僅會導(dǎo)致諧波的產(chǎn)生，而且會導(dǎo)致信號和電源噪聲相互調(diào)制，產(chǎn)生互調(diào)噪聲。一般來說ADC 都具有一定的電源抑制比（Power Supply Rejection Ratio，PSRR），因此電源噪聲經(jīng)過電源抑制，其幅度會產(chǎn)生一定的衰減，從而在ADC的輸出頻譜上可以觀察到的噪聲會小于輸入的電源噪聲［6］。

圖1 電源噪聲傳輸路徑Fig.1 Transmission path of power noise

開關(guān)電源的噪聲包括開關(guān)紋波、寬帶噪聲、高頻尖峰和振鈴。開關(guān)紋波是開關(guān)電源的主要噪聲。開關(guān)紋波近似為三角波，其頻率等于開關(guān)頻率；寬帶噪聲是開關(guān)電源輸出端隨機(jī)幅度的噪聲，頻率主要在10 Hz～1 MHz的范圍內(nèi)，可以視為白噪聲；高頻尖峰和振鈴是在 20～300 MHz 范圍內(nèi)的高頻噪聲［7］。這些噪聲可以看作是一系列單一頻率噪聲的疊加，因此，可以通過研究單一頻率電源噪聲在ADC輸出頻譜上的表現(xiàn)來分析得出開關(guān)電源噪聲對ADC 性能的影響。

設(shè)輸入信號為Asin(2πfint)，電源噪聲為Bsin(2πfnt)，經(jīng)過 ADC 電源抑制比的衰減，電源噪聲變?yōu)镃sin(2πfnt)，則電源抑制比可以通過式（1）計算（單位：dB）。

對圖1中的非線性函數(shù)k［x（t）］進(jìn)行泰勒展開可得式（2），其中：a1，a2，a3，…為泰勒級數(shù)的系數(shù)。

將式（2）代入y(t)=k[x(t)]×x(t)中可得：

因為式（3）中有高次項，所以會導(dǎo)致信號和電源噪聲的相互調(diào)制，產(chǎn)生互調(diào)噪聲。以二次項為例，將信號和電源噪聲表達(dá)式代入式（3）中的二次項可得：

根據(jù)式（4）可知，電源噪聲和信號相互調(diào)制，產(chǎn)生的二階互調(diào)噪聲如式（5）所示。

由式（5）可知，由于非線性誤差，產(chǎn)生了新頻率的噪聲，頻率為fin±fn、fin+fn和fin-fn處噪聲的振幅相等，如式（6）所示。

推廣到高次項，設(shè)ADC的采樣率為fs，電源噪聲在ADC 輸出頻譜上表現(xiàn)為頻率為fo的噪聲，則fo可以表示為式（7），其中：k為合適的值使噪聲折疊到第一奈奎斯特區(qū)間內(nèi)；m+n稱為互調(diào)階數(shù)［8］。

2 系統(tǒng)硬件設(shè)計

系統(tǒng)主控制器采用STM32L151，它支持1.65～3.6 V 供電電壓，具有16 MHz 高速內(nèi)部RC 振蕩器（HSI）。ADC 采用美國TI 公司的ADS1282，它是一款低噪聲的32位delta-sigma模數(shù)轉(zhuǎn)換器，由兩通道輸入多路復(fù)用器，可編程增益放大器，4 階deltasigma 調(diào)制器和可編程數(shù)字濾波器組成，支持250～4 000 SPS（Symbol Per Second）的數(shù)據(jù)率，結(jié)構(gòu)框圖如圖2所示。

圖2 ADS1282結(jié)構(gòu)框圖Fig.2 Block diagram of ADS1282

系統(tǒng)采用5 V 直流電源供電，經(jīng)過穩(wěn)壓芯片為不同模塊提供電源，其中數(shù)字電源電壓為3.3 V，模擬電源電壓為±2.5 V，使用高精度基準(zhǔn)電壓源REF5050 提供參考電壓，參考電壓正極（VREFP）為+2.5 V，參考電壓負(fù)極（VREFN）為-2.5 V。信號采用差分方式輸入ADC，為了防止開關(guān)電源噪聲影響測試，ADC 電源均采用 LDO 供電，使用4.096 MHz 的晶振為 ADS1282 提供時鐘，ADS1282輸出的數(shù)據(jù)通過SPI 接口傳給STM32，STM32 通過串口將數(shù)據(jù)傳給PC機(jī)，電路結(jié)構(gòu)框圖如圖3所示。

圖3 測試電路的結(jié)構(gòu)框圖Fig.3 Block diagram of test circuit

3 電源噪聲測試

3.1 測試方法

測試模擬電源噪聲時，去掉零歐姆電阻R2，將電源分析儀正極連接到模擬電源正極（AVDD），負(fù)極連接到模擬地，然后設(shè)置電源分析儀產(chǎn)生2.5 V直流電源，并且附加一個已知振幅和頻率的正弦波作為電源噪聲。測試數(shù)字電源噪聲時，去掉零歐姆電阻R1，將電源分析儀正極連接到數(shù)字電源（DVDD），負(fù)極連接到數(shù)字地，然后設(shè)置電源分析儀產(chǎn)生3.3 V直流電源，并且附加一個已知振幅和頻率的正弦波作為電源噪聲。為了避免濾波電容使電源噪聲衰減，影響測試結(jié)果，所以去掉了被測電源引腳的濾波電容。

設(shè)置ADS1282數(shù)據(jù)率為1 000 SPS，可編程增益放大器的增益為1，每次采樣65 536 個點(diǎn)，并且編寫MATLAB 代碼對這65 536 個數(shù)據(jù)進(jìn)行快速傅里葉變換，畫出頻譜圖并且記錄頻譜圖上信號和電源噪聲的頻率和振幅。

每次測試設(shè)置輸入電源噪聲頻率為85 Hz，輸入信號頻率為125 Hz，分別改變二者的振幅，測試輸出電源噪聲振幅隨信號和輸入電源噪聲振幅的變化規(guī)律，用V（fin）表示輸入頻率為fin（fin= 125Hz）的信號的振幅，Vin(fn)表示輸入頻率為fn（fn= 85 Hz）的電源噪聲的振幅。將輸出頻譜上頻率為fn的噪聲稱為直接耦合噪聲，Vo(fn)表示直接耦合噪聲的振幅，V(fin-fn)和V(fin+fn)為輸出頻譜上二階互調(diào)噪聲的振幅。由于三階及三階以上的互調(diào)噪聲淹沒在本底噪聲中，因此只記錄二階互調(diào)噪聲。

根據(jù)式（6）可求出a2，如式（8）所示，因為在式（8）中V(fin+fn)和V(fin-fn)相等，所以系數(shù)a2可通過式（9）進(jìn)行計算。把輸入電源噪聲振幅和直接耦合噪聲振幅帶入式（1）可以計算出電源抑制比，以dBFS（dB Full Scale）為單位時，電源抑制比等于Vin(fn)-Vo(fn)。

當(dāng)輸入信號頻率為 125 Hz，振幅為-18.58 dBFS，輸入模擬電源噪聲頻率為85 Hz，振幅為-27.959 dBFS 時，ADS1282 輸出頻譜圖如圖4 所示，其中 125 Hz 處為輸入信號，250 Hz 和 375 Hz 處分別為信號的二次諧波和三次諧波，電源噪聲在ADS1282 輸出頻譜上表現(xiàn)為 84.99 Hz、40.01 Hz 和210 Hz 處的噪聲，其中84.99 Hz 的噪聲為直接耦合噪聲，40.01 Hz 和210 Hz 處的噪聲為二階互調(diào)噪聲。

圖4 電源噪聲測試頻譜Fig.4 Test spectrum of power supply noise

3.2 測試方案及結(jié)果

3.2.1 模擬電源噪聲測試

分別改變輸入信號振幅和AVDD引腳的電源噪聲振幅進(jìn)行測試，可以得到每組測試結(jié)果電源抑制比均為100 dB 左右，與數(shù)據(jù)手冊一致，系數(shù)a2均為1.1左右。

根據(jù)測試結(jié)果畫出ADS1282 輸出頻譜上模擬電源噪聲振幅隨著信號振幅變化的折線圖如圖5所示。由圖5 可知，輸入信號振幅的變化不會引起直接耦合噪聲振幅的變化，二階互調(diào)噪聲的振幅會隨著信號振幅的增長而增長，當(dāng)信號的幅度比較大時，互調(diào)噪聲的幅度大于直接耦合噪聲的幅度。

圖6為二階互調(diào)噪聲振幅隨著直接耦合噪聲振幅變化的折線圖，由圖6可知，二階互調(diào)噪聲的振幅會隨著直接耦合噪聲振幅的增長而增長。

圖5 模擬電源噪聲和信號振幅的關(guān)系Fig.5 The relationship between analog power supply noise and signal amplitude

圖6 模擬電源上互調(diào)噪聲和直接耦合噪聲的關(guān)系Fig.6 Relationship between intermodulation noise and direct coupled noise on analog power supplies

3.2.2 數(shù)字電源噪聲測試

與模擬電源噪聲測試方式相同，每組測試結(jié)果得到的DVDD電源抑制比均為110 dB左右，與數(shù)據(jù)手冊一致，系數(shù)a2均0.6左右。

圖7為ADS1282輸出頻譜上模擬電源噪聲振幅隨著信號振幅變化的折線圖，圖8 為輸出頻譜上二階互調(diào)噪聲振幅隨直接耦合噪聲振幅變化的折線圖，規(guī)律和模擬電源噪聲測試的規(guī)律相同。

圖7 數(shù)字電源噪聲和信號幅度的關(guān)系Fig.7 The relationship between digital power supply noise and signal amplitude

圖8 數(shù)字電源上互調(diào)噪聲和直接耦合噪聲的關(guān)系Fig.8 Relationship between intermodulation noise and direct coupled noise on digital power supplies

4 測試結(jié)果分析

由測試結(jié)果可知，電源噪聲經(jīng)過電源抑制進(jìn)入ADC 之后，會和輸入信號相互調(diào)制產(chǎn)生互調(diào)噪聲，其中二階互調(diào)噪聲振幅最大。直接耦合噪聲的振幅可以根據(jù)輸入噪聲振幅和電源抑制比進(jìn)行計算，二階互調(diào)噪聲振幅可以根據(jù)式（6）計算。對于不同的ADC，系數(shù)a2的大小不同，可根據(jù)本文的方法進(jìn)行測試。測試出a2，就可以根據(jù)輸入電源噪聲的振幅和ADC 滿量程輸入范圍，估算互調(diào)噪聲的最大值?；フ{(diào)噪聲可能大于直接耦合噪聲，成為影響ADC性能的主要因素。

二階互調(diào)噪聲的頻率為|fin±fn|，實際輸入信號都有一定的帶寬，設(shè)信號的頻率范圍為f1～f2，輸入電源噪聲的頻率為fn，則二階互調(diào)噪聲的頻率范圍可分為三種情況討論：

1）當(dāng)f1＜fn＜f2時，二階互調(diào)噪聲的頻率范圍為f1+fn～f2+fn與0～Max（fn-f1，f2-fn）。

2）當(dāng)fn≤f1時，二階互調(diào)噪聲的頻率范圍為f1+fn～f2+fn與f1-fn～f2-fn。

3）當(dāng)fn≥f2時，二階互調(diào)噪聲的頻率范圍為f1+fn～f2+fn與fn-f2～fn-f1。

如果互調(diào)噪聲的頻率范圍遠(yuǎn)離信號的頻率范圍就可以通過后數(shù)字濾波的方式濾除，計算時還應(yīng)考慮ADC 采樣導(dǎo)致的頻率混疊。輸入的低頻電源噪聲與信號調(diào)制后，頻率接近信號的頻率，導(dǎo)致二階互調(diào)噪聲的頻率范圍和信號的頻率范圍大部分會重合，無法通過后數(shù)字濾波的方式濾除。ADC電源抑制比以及電源濾波電路可以降低輸入電源噪聲，從而減少電源噪聲對ADC性能的影響。

開關(guān)電源的紋波和噪聲過大會影響ADC 的無雜散動態(tài)范圍（Spurious-free Dynamic Range，SFDR）和信噪比（Signal-to-Noise Ratio，SNR）。根據(jù)輸入的電源紋波大小可以計算ADC 輸出頻譜上電源紋波的大小。以ADS1282為例，假設(shè)AVDD引腳輸入的電源紋波為50 mV，那么直接耦合噪聲的峰峰值為0.5 μV（電源抑制比取100 dB）。對于ADS1282的模擬電源來說，a2為1.1左右，根據(jù)式（6）可得當(dāng)輸入信號為滿量程時，二階互調(diào)噪聲的峰峰值約為2a2AC= 2× 1.1× 2.5×C= 5.5C，因此，二階互調(diào)噪聲的峰峰值最大為2× 1.1× 2.5×(0.5μV/2) = 1.375 μV。開關(guān)紋波近似為三角波，因此直接耦合噪聲有效值約為0.144 μV RMS（Root Mean Square），二階互調(diào)噪聲有效值約為0.396 μV RMS，紋波的總有效值為。當(dāng)數(shù)據(jù)率為1 000 SPS，滿量程輸入為5 V（峰峰值）時，ADS1282 的信噪比可以達(dá)到124 dB，本底噪聲約為1.12 μV RMS，因此電源紋波有效值小于本底噪聲有效值，對ADS1282性能影響較小。實際應(yīng)用中可根據(jù)需求采用紋波更小的開關(guān)電源加上額外的濾波電路為ADC供電。

開關(guān)電源的寬帶噪聲可視為白噪聲，其峰峰值通常為 100～1 000 μV 之間，峰峰值是 RMS 值的 6.6倍 ，因此 RMS 值在 15.15～151.5 μV 之間。經(jīng) 過100 dB的電源抑制，噪聲減小為0.15～1.52 nV RMS之間，因此經(jīng)過電源抑制衰減后的寬帶噪聲遠(yuǎn)低于ADS1282 的本底噪聲 1.12 μV RMS，不會明顯降低ADS1282 的性能。高頻尖峰和振鈴在20～300 MHz范圍內(nèi)，可以在開關(guān)電源輸出端加額外的濾波電路進(jìn)行濾波［7］。

對于本身具有數(shù)字濾波器的ADC來說，數(shù)字濾波器也可以濾除一部分電源噪聲。ADS1282 采樣頻率為1.024 MHz，自帶的低通數(shù)字濾波器通帶為數(shù)據(jù)率的0.375倍，阻帶為數(shù)據(jù)率的0.5倍，因此對于1 000 SPS的數(shù)據(jù)率，通帶為375 Hz，阻帶為500 Hz，阻帶衰減可達(dá)135 dB，通帶以采樣頻率為周期進(jìn)行重復(fù)，所以大部分電源噪聲會被數(shù)字濾波器濾除，因此開關(guān)電源的紋波和噪聲對ADS1282影響有限。

文獻(xiàn)［2］使用了開關(guān)穩(wěn)壓器 ADP5300 為 16 位SAR ADC供電，參考電壓為5 V，ADP5300將5 V輸入電壓轉(zhuǎn)換為2.5 V 作為ADC 的電源，電壓紋波為50 mV（4.5 kHz）。 根 據(jù) 數(shù) 據(jù) 手 冊 ADP5300 在4.5 kHz 時PSRR 為77 dB。理論上直接耦合噪聲應(yīng)為7.06 μV，實際測試在ADC 輸出頻譜上直接耦合噪聲為 5 μV（-120 dBFS），5 μV 峰峰值相當(dāng)于0.07 LSB，PSRR 為 80 dB，二階互調(diào)噪聲為 7.9 μV（-116 dBFS），相當(dāng)于0.10 LSB，這種紋波水平遠(yuǎn)低于本底噪聲。用開關(guān)電源供電方式最終測試ADC的信噪比為91.02 dB，與數(shù)據(jù)手冊給出的91.5 dB 比較接近，并未明顯降低ADC的性能。

對于其他ADC 可以根據(jù)對噪聲的具體要求按照同樣的方法進(jìn)行分析和計算。

5 結(jié)語

電源噪聲從ADC 電源引腳進(jìn)入ADC，在輸出頻譜上表現(xiàn)為直接耦合噪聲和互調(diào)噪聲，本文通過理論分析和實驗揭示了直接耦合噪聲、輸入信號和互調(diào)噪聲三者的關(guān)系，為ADC供電方案的設(shè)計提供了一定的參考價值。開關(guān)電源對于具有高電源抑制比的ADC 影響有限，因此對于追求低功耗的設(shè)計，可以直接使用開關(guān)電源為ADC 供電。實際應(yīng)用中可根據(jù)ADC 的電源抑制比和對電源噪聲的具體要求選擇合適的開關(guān)電源，并且通過電源濾波電路與合理的布局布線降低電源噪聲對ADC性能的影響，有些ADC內(nèi)部集成數(shù)字濾波器，可以進(jìn)一步降低電源噪聲對ADC性能的影響。