魏曦東,肖燈軍

(1.中國(guó)科學(xué)院空天信息創(chuàng)新研究院,北京 100190;2.中國(guó)科學(xué)院大學(xué)電子電氣與通信工程學(xué)院,北京 100049)

阻抗匹配是微波電路設(shè)計(jì)中的重要環(huán)節(jié),隨著微波電路向?qū)掝l帶和小型化的方向發(fā)展,對(duì)尺寸小、帶寬大的阻抗匹配器的需求日益增大。阻抗匹配器通常存在相對(duì)帶寬小、電路尺寸大等問(wèn)題。耦合線因其設(shè)計(jì)參數(shù)多,設(shè)計(jì)自由度大,基于耦合線的元件開(kāi)發(fā)成為近幾年的研究熱點(diǎn)[1-6]。有學(xué)者提出采用對(duì)稱(chēng)耦合線設(shè)計(jì)阻抗匹配器[7],以減小電路尺寸,增大匹配帶寬。對(duì)稱(chēng)耦合線由于具有對(duì)稱(chēng)的特點(diǎn),因而在分析和設(shè)計(jì)上相對(duì)容易,但也使電路性能受到限制。有學(xué)者進(jìn)一步提出采用非對(duì)稱(chēng)耦合線來(lái)設(shè)計(jì)阻抗匹配器[8-13],在設(shè)計(jì)上引入更多自由度以提高性能。通過(guò)設(shè)計(jì)耦合線奇偶模阻抗和端接負(fù)載即可實(shí)現(xiàn)阻抗變換,完成阻抗匹配。當(dāng)負(fù)載以反饋環(huán)節(jié)的形式連接耦合線端口時(shí),如圖1所示,可以為反射系數(shù)提供更多零點(diǎn)以實(shí)現(xiàn)寬帶匹配。

圖1 耦合線阻抗匹配器示意圖Fig.1 Schematic diagram of coupled line impedance matcher

Barik等提出采用終端短接耦合線串聯(lián)傳輸線的方法實(shí)現(xiàn)阻抗變換,所設(shè)計(jì)的阻抗變換器阻抗變換比為5,回波損耗20.36 dB,相對(duì)帶寬38%[8]。Amin等提出采用耦合線結(jié)合5段四分之一波長(zhǎng)傳輸線設(shè)計(jì)阻抗匹配器,其變換比為4,但電路尺寸較大[10]。Ang等采用耦合線實(shí)現(xiàn)的阻抗變換器,阻抗變換比為3.4,相對(duì)帶寬為20%[14]。Zhurbenko等提出可以設(shè)置兩段阻抗不同的傳輸線以補(bǔ)償因非均勻介質(zhì)引起的耦合線電長(zhǎng)度的差異,使匹配器反射系數(shù)的極小值點(diǎn)均勻分布[13]。本文在其工作的基礎(chǔ)上增加了兩段傳輸線,試圖在設(shè)計(jì)上增加自由度來(lái)減小所需的耦合線長(zhǎng)度,減小電路尺寸。同時(shí),本文嘗試采用集總元件對(duì)傳輸線進(jìn)行等效,一方面可以進(jìn)一步減小電路尺寸,另一方面也增強(qiáng)了電路的可調(diào)試性。

目前,關(guān)于匹配器的文獻(xiàn)大多以純阻性負(fù)載進(jìn)行試驗(yàn)。本文以混頻器HMC553進(jìn)行試驗(yàn)更加接近實(shí)際情況,可用于改善射頻鏈路中的級(jí)間匹配。

1 設(shè)計(jì)與仿真

1.1 設(shè)計(jì)原理

非對(duì)稱(chēng)耦合線阻抗匹配器電路可以等效為二端口網(wǎng)絡(luò),如圖2所示。其中,[Z]為非對(duì)稱(chēng)耦合線阻抗矩陣,[Z"]為任意負(fù)載阻抗矩陣,Zg為源阻抗,ZL為負(fù)載阻抗,[Z?]為二端口網(wǎng)絡(luò)整體阻抗矩陣。通過(guò)對(duì)[Z]和[Z"]進(jìn)行設(shè)計(jì),即可實(shí)現(xiàn)ZL和Zg在特定頻帶內(nèi)的匹配。

在1端口處的反射系數(shù)可以由式(1)計(jì)算:

圖2 非對(duì)稱(chēng)耦合線阻抗匹配器結(jié)構(gòu)圖Fig.2 Structure diagram of impedance matcher based on asymmetric coupled line

根據(jù)耦合線的阻抗矩陣和2,4端口處的邊界條件,可以分析出1端口處輸入阻抗Zin的表達(dá)式為

式中:

非對(duì)稱(chēng)耦合線阻抗矩陣[Z][13,15]和反饋環(huán)節(jié)阻抗矩陣[Z"]的推導(dǎo)結(jié)果請(qǐng)參見(jiàn)附錄A與附錄B。

短距離傳輸線可以等效為T(mén)型網(wǎng)絡(luò)[12],如圖3(a)所示。一段特性阻抗為Z0,電長(zhǎng)度為βl的傳輸線,其阻抗矩陣為

根據(jù)T型網(wǎng)絡(luò)的阻抗矩陣可計(jì)算出各元件值

當(dāng)βl＜π/2時(shí),串聯(lián)元件呈感性(X=ωL＞0),并聯(lián)元件呈容性(B=ωC＞0),可以計(jì)算出對(duì)應(yīng)的電容和電感值。若βl＜π/4,則可以進(jìn)一步近似為

當(dāng)Z0較大時(shí),C≈0,等效電路如圖3(b)所示;當(dāng)Z0較小時(shí),L≈0,等效電路如圖3(c)所示。因此,控制電感和電容元件的取值可以等效為控制傳輸線的長(zhǎng)度和寬度,以達(dá)到靈活設(shè)計(jì)、方便調(diào)試的目的。等效前后的原理圖如圖4所示。

1.2 設(shè)計(jì)方法

本文所設(shè)計(jì)匹配器的設(shè)計(jì)目標(biāo)如表1所示。

由于設(shè)計(jì)公式復(fù)雜,設(shè)計(jì)參數(shù)較多,所以難以通過(guò)分析的方法計(jì)算出相應(yīng)參數(shù),可以采用ADS的參數(shù)優(yōu)化功能自動(dòng)計(jì)算出滿足設(shè)計(jì)目標(biāo)的參數(shù)值,仿真原理圖如圖5所示。

表1 設(shè)計(jì)目標(biāo)Tab.1 Design target

圖3 傳輸線等效模型Fig.3 Equivalent model of transmission line

圖4 原理圖Fig.4 Schematic diagram

圖5 ADS仿真原理圖Fig.5 ADSsimulation schematic diagram

各元件優(yōu)化后的參數(shù)值如表2所示,優(yōu)化結(jié)果如圖6所示。

表2 優(yōu)化后參數(shù)值 Tab.2 Optimized parameter value mm

根據(jù)優(yōu)化得到的傳輸線參數(shù)可以計(jì)算出對(duì)應(yīng)的電容和電感值,并對(duì)傳輸線進(jìn)行替代,如圖7所示。替代之后的仿真結(jié)果如圖8所示,二者較為吻合。

由于上述仿真是在理想情況下進(jìn)行,并沒(méi)有考慮實(shí)際電路中因焊盤(pán)、走線、耦合、引線等因素帶來(lái)的影響,因此需進(jìn)行原理圖-版圖協(xié)同仿真,如圖9所示。仿真結(jié)果如圖10所示,電路的S11參數(shù)有所惡化。

圖6 原理圖仿真結(jié)果Fig.6 Schematic simulation results

圖7 集總元件替代之后的原理圖Fig.7 Schematic diagram after replacement of lumped components

圖8 集總元件替代前后的仿真結(jié)果Fig.8 Simulation results before and after lumped element replacement

2 測(cè)試結(jié)果與分析

針對(duì)上述原理和設(shè)計(jì)方法,本文進(jìn)行了實(shí)物驗(yàn)證。實(shí)際電路采用Rogers RT6010基板、ATC 射頻電容和繞線電感,通過(guò)微組裝技術(shù)裝配而成,實(shí)物照片如圖11所示。

首先測(cè)量混頻器中頻端口的S11參數(shù),測(cè)試方法如圖12所示。其次,在中頻端口加入匹配器測(cè)量S11參數(shù)。

測(cè)試結(jié)果如圖13所示,由圖可見(jiàn),所設(shè)計(jì)的匹配器在850 MHz～1.45 GHz頻段中可將混頻器中頻端口的回波損耗改善6 dB。通過(guò)對(duì)比可以發(fā)現(xiàn),實(shí)際測(cè)試結(jié)果較仿真結(jié)果仍存在150 MHz的頻率偏移,但匹配帶寬有所增大,對(duì)S11的改善也更為明顯。這是由于調(diào)節(jié)電容電感可以靈活改變通帶內(nèi)的S11曲線形狀,使實(shí)際測(cè)量結(jié)果盡可能地接近仿真結(jié)果,但對(duì)頻率的調(diào)節(jié)比較有限。匹配器的匹配頻率范圍主要與耦合線以及與其相連的微帶線的參數(shù)有關(guān),匹配器存在頻率偏移的原因可能與微帶線的加工誤差或其寄生效應(yīng)有關(guān)。通過(guò)進(jìn)一步仿真發(fā)現(xiàn)減小耦合線長(zhǎng)度l,增大耦合線寬w1可在一定程度上減小頻率的偏移。

圖9 協(xié)同仿真圖Fig.9 Co-simulation diagram

圖10 協(xié)同仿真結(jié)果Fig.10 Co-simulation results

圖11 實(shí)物照片F(xiàn)ig.11 Practical photos

圖12 混頻器中頻端口S11參數(shù)測(cè)試方法Fig.12 Test method for S 11 parameter of mixer IF port

圖13 S 11參數(shù)測(cè)試結(jié)果Fig.13 S 11 parameter test results

匹配電路插入損耗的測(cè)試方案如圖14所示。

圖14 混頻器射頻-中頻端口S 21參數(shù)測(cè)試方法Fig.14 Test method for S 21 parameters of mixer RF-IF port

測(cè)試結(jié)果如圖15所示,由圖可見(jiàn),所設(shè)計(jì)的匹配器插入損耗為0.2～0.5 dB。

圖15 S 21參數(shù)測(cè)試結(jié)果Fig.15 S 21 parameter test results

表3列出了其他文獻(xiàn)中設(shè)計(jì)的阻抗匹配/變換器的相應(yīng)參數(shù)。對(duì)比可知,本文所設(shè)計(jì)的阻抗匹配器具有尺寸小、相對(duì)帶寬大、易于調(diào)試以及可以匹配復(fù)雜阻抗的特點(diǎn)。

表3 阻抗匹配/變換器參數(shù)對(duì)比Tab.3 Comparison of impedance matcher/transformer

3 結(jié)論

本文提出了一種基于非對(duì)稱(chēng)耦合線的小型寬帶阻抗匹配器的設(shè)計(jì)方法,相對(duì)帶寬可達(dá)50%以上,尺寸僅為7 mm×10 mm,插入損耗為0.2～0.5 dB。區(qū)別于前人的設(shè)計(jì)方法,本文提出采用集總元件對(duì)傳輸線進(jìn)行等效,縮小了電路尺寸,提高了匹配器的可調(diào)節(jié)性。最后,本文以混頻器HMC553為例進(jìn)行試驗(yàn),驗(yàn)證了此方法的可行性,測(cè)試結(jié)果與仿真結(jié)果一致。由于微帶線和耦合線的加工誤差與寄生效應(yīng),實(shí)際測(cè)試結(jié)果較仿真結(jié)果存在頻率偏移。本文為阻抗匹配器的設(shè)計(jì)和改善射頻鏈路中的級(jí)間匹配提供了一種新思路。