賈廣華

（江蘇省精創(chuàng)電氣股份有限公司，江蘇徐州，221116）

1 時(shí)間測(cè)量技術(shù)分析

1.1 直接計(jì)數(shù)法

直流計(jì)數(shù)法是現(xiàn)階段短時(shí)間測(cè)量中最為簡(jiǎn)單的一種測(cè)量方法，通過(guò)起始信號(hào)進(jìn)行計(jì)數(shù)，并且在停止信號(hào)到來(lái)之際，停止計(jì)數(shù)。為了測(cè)量這一段時(shí)間間隔，需要將計(jì)數(shù)器的數(shù)值與不同計(jì)數(shù)器時(shí)間周期相乘，從而得出這一段時(shí)間的準(zhǔn)確數(shù)值。在實(shí)際測(cè)量中，需要技術(shù)人員對(duì)于直接計(jì)數(shù)法的誤差進(jìn)行分析，從而進(jìn)一步提高計(jì)時(shí)的準(zhǔn)確性。為此，在該方法使用中，需要提高基準(zhǔn)時(shí)鐘頻率，從而降低實(shí)驗(yàn)誤差。如果在實(shí)驗(yàn)裝置設(shè)計(jì)中選擇直接計(jì)數(shù)法，需要對(duì)該計(jì)數(shù)器的工作頻率進(jìn)行合理選擇，確保實(shí)驗(yàn)裝置數(shù)據(jù)能夠正常計(jì)數(shù)。

1.2 時(shí)間內(nèi)插法

時(shí)間內(nèi)插法的使用主要是依靠集成電路與FPGA技術(shù)，在使用中，結(jié)合時(shí)鐘相移與延遲鏈等內(nèi)容，對(duì)短時(shí)間測(cè)量裝置進(jìn)行分析，對(duì)于測(cè)量短時(shí)間有著重要應(yīng)用。目前在市場(chǎng)上已經(jīng)存在適合短時(shí)間測(cè)量的芯片，能夠完成短時(shí)間測(cè)量工作。例如：ACAM公司的TDC芯片主要使用了時(shí)間內(nèi)插法的相關(guān)理論，在實(shí)驗(yàn)階段，能夠?qū)r(shí)間控制在一定范圍內(nèi)，提高時(shí)間內(nèi)插法的精度。其主要使用原理，是依靠FPGA內(nèi)部的加法器來(lái)進(jìn)行測(cè)量，當(dāng)起始信號(hào)到來(lái)時(shí)，該設(shè)備能夠?qū)⑦M(jìn)位信號(hào)進(jìn)行傳遞，主要依靠FPGA設(shè)備的延遲鏈延遲時(shí)間來(lái)對(duì)短時(shí)間進(jìn)行測(cè)量。這種技術(shù)的優(yōu)勢(shì)能夠提高實(shí)際測(cè)量精度，但是該技術(shù)的使用會(huì)受到外界環(huán)境的影響，在使用時(shí)需要技術(shù)人員對(duì)于延遲時(shí)間進(jìn)行校準(zhǔn)。

1.3 游標(biāo)法

游標(biāo)法的使用類(lèi)似于長(zhǎng)度測(cè)量中的游標(biāo)卡尺工作方式，在使用階段，需要使用振蕩器，只有在觸發(fā)信號(hào)開(kāi)始時(shí)才會(huì)對(duì)振蕩器信號(hào)進(jìn)行測(cè)量。目前，游標(biāo)法的使用主要是使用兩種振蕩器，兩種振蕩周期存在差別，一般情況下，第二種振蕩器的周期應(yīng)該小于第一種振蕩器周期，并且在短時(shí)間進(jìn)行測(cè)量之前，將兩者之間的差值進(jìn)行詳細(xì)記錄。在測(cè)量短時(shí)間時(shí)，需要使用兩個(gè)不同的計(jì)數(shù)器對(duì)于振蕩器的數(shù)值進(jìn)行記錄，游標(biāo)法的使用原理，主要是與兩個(gè)振蕩周期的差值有關(guān)，如果兩者間隔越短，則表明該試驗(yàn)結(jié)果精確度較高。在本次短時(shí)間測(cè)量實(shí)驗(yàn)裝置設(shè)計(jì)中，主要選擇使用該方法，技術(shù)人員主要對(duì)振蕩器精度與相位進(jìn)行分析，從而提高實(shí)驗(yàn)裝置精度。

2 短時(shí)間測(cè)量實(shí)驗(yàn)裝置設(shè)計(jì)

2.1 游標(biāo)型模塊設(shè)計(jì)

在短時(shí)間測(cè)量中，技術(shù)人員選擇游標(biāo)法來(lái)對(duì)短時(shí)間的間隔進(jìn)行測(cè)量，在實(shí)驗(yàn)裝置設(shè)計(jì)中，需要技術(shù)人員使用振蕩器、計(jì)數(shù)器與鑒相器等電子設(shè)備，共同完成實(shí)驗(yàn)測(cè)量裝置?，F(xiàn)階段振蕩器的使用頻率能夠被技術(shù)人員進(jìn)行調(diào)整，將兩個(gè)不同的振蕩器頻率進(jìn)行有效設(shè)計(jì)，從而提高短時(shí)間測(cè)量工作精度。

游標(biāo)型模塊設(shè)計(jì)工作主要依靠?jī)蓚€(gè)他激振蕩器、一個(gè)鑒相器、兩個(gè)計(jì)數(shù)器與數(shù)據(jù)處理模塊組成，該裝置的使用，類(lèi)似于游標(biāo)卡尺的使用方法，在使用階段，需要將電路中產(chǎn)生的數(shù)據(jù)及時(shí)輸入數(shù)據(jù)處理模塊，便于對(duì)這些數(shù)據(jù)進(jìn)行有效處理。在游標(biāo)型模塊設(shè)計(jì)中，他激振蕩器是該裝置的核心，在短時(shí)間測(cè)量時(shí)，主要依靠?jī)蓚€(gè)振蕩器之間的差值，如果兩個(gè)他激振蕩器的周期差較小，短時(shí)間測(cè)量裝置的精確度越高。但在實(shí)際應(yīng)用中，會(huì)受到FPGA處理器速度的影響。因此，在設(shè)置兩個(gè)他激振蕩器工作頻率時(shí)，應(yīng)該符合游標(biāo)型模塊的FPGA處理性能，避免工作頻率太高，造成整體設(shè)備的運(yùn)行受到較大限制。

同時(shí)，在游標(biāo)型模塊設(shè)計(jì)工作中，重視對(duì)內(nèi)部延遲鏈的構(gòu)造工作，進(jìn)一步提高整體數(shù)據(jù)質(zhì)量。由于編譯器內(nèi)部單元會(huì)存在較多的延遲單元，這些延遲單元分散在不同區(qū)域，在游標(biāo)型模塊設(shè)計(jì)中，由于這些數(shù)據(jù)鏈分散在各處需要技術(shù)人員使用級(jí)聯(lián)鏈或者其他方式將這些編譯器連接在一起，便于該設(shè)備能夠正常使用。

2.2 實(shí)驗(yàn)裝置自檢模塊設(shè)計(jì)

現(xiàn)階段實(shí)驗(yàn)中，重視自檢模塊的設(shè)計(jì)工作。由于短時(shí)間測(cè)量裝置的精度較高，在日常工作中，應(yīng)該重視設(shè)備的自檢工作，及時(shí)發(fā)現(xiàn)整體設(shè)備的不足。在對(duì)短時(shí)間測(cè)量裝置設(shè)計(jì)中，技術(shù)人員通常會(huì)使用分頻法與計(jì)數(shù)法兩種方式，對(duì)于短時(shí)間測(cè)量裝置進(jìn)行分析。由于FPGA內(nèi)部布線(xiàn)存在差異，在日常使用中，這些測(cè)量的數(shù)據(jù)存在較大的變動(dòng)。為了更為精確測(cè)量短時(shí)間的具體數(shù)值，通過(guò)自檢模塊數(shù)據(jù)處理，對(duì)相關(guān)參數(shù)進(jìn)行校正。在該模塊設(shè)計(jì)中，其主要原理圖如圖1所示。

圖1 自檢模塊圖

由于游標(biāo)法測(cè)量短時(shí)間需要對(duì)他激振蕩器的周期進(jìn)行分析，短時(shí)間測(cè)量結(jié)果公式為：t=N1T1-N2T2。為了獲得更加準(zhǔn)確的計(jì)算結(jié)果，在使用階段，需要對(duì)該振蕩頻率進(jìn)行標(biāo)定。該模塊在使用中，需要對(duì)兩個(gè)分頻器進(jìn)行分析，通過(guò)對(duì)振蕩器兩個(gè)信號(hào)進(jìn)行分頻，并且將其輸出到測(cè)試單元的輸出引腳上，從而提高測(cè)量工作質(zhì)量。通過(guò)分頻器的處理，能夠降低外界因數(shù)的影響，消除電路噪聲。目前，在實(shí)際測(cè)量中，自檢模塊的使用，能夠?qū)⑺ふ袷幤鞯闹芷谶M(jìn)行擴(kuò)大，便于數(shù)據(jù)處理模塊能夠進(jìn)行直接測(cè)量。

在自檢模塊設(shè)計(jì)中，計(jì)數(shù)法的使用能夠與分頻法相互合作，進(jìn)一步提高自檢工作質(zhì)量。在實(shí)際使用中，能夠消除TDC設(shè)備產(chǎn)生的周期計(jì)誤差，能夠提高測(cè)量結(jié)果的準(zhǔn)確性，將實(shí)驗(yàn)誤差控制在一定范圍內(nèi)。

2.3 實(shí)驗(yàn)裝置成形模塊設(shè)計(jì)

在對(duì)短時(shí)間進(jìn)行測(cè)量時(shí)，需要技術(shù)人員將成形模塊作為現(xiàn)階段工作的重點(diǎn)，主要使用甄別器，將兩個(gè)脈沖進(jìn)行有效結(jié)合，從而正確測(cè)量實(shí)驗(yàn)結(jié)果精度。該設(shè)備的使用，發(fā)揮游標(biāo)法測(cè)量短時(shí)間的優(yōu)勢(shì)，測(cè)量?jī)蓚€(gè)脈沖之間的間隔，有效利用成形模塊的重要作用，在短時(shí)間開(kāi)始與結(jié)束信號(hào)期間對(duì)兩個(gè)不同他激振蕩器的頻率間隔時(shí)間進(jìn)行分析，如果兩者的時(shí)間間隔過(guò)大，需要該設(shè)備及時(shí)產(chǎn)生復(fù)位信號(hào)，避免錯(cuò)誤的試驗(yàn)結(jié)果影響到測(cè)量工作，造成測(cè)量結(jié)果與實(shí)際值存在較大的差距。成形模塊的使用，主要是對(duì)兩個(gè)連續(xù)的脈沖進(jìn)行分析，合理計(jì)算現(xiàn)階段數(shù)值。

2.4 其他模塊設(shè)計(jì)

為了發(fā)揮該實(shí)驗(yàn)裝置的作用，在日常工作中，應(yīng)該重視其他配套設(shè)備的使用，從而在得到開(kāi)始與結(jié)束信號(hào)期間，能夠?qū)蓚€(gè)不同周期的振蕩器工作情況進(jìn)行標(biāo)定。在正常模式下，需要對(duì)邏輯控制單元進(jìn)行隔離設(shè)計(jì)，確保他激振蕩器能夠正確測(cè)量短時(shí)間間隔，在后續(xù)模塊的輔助下，能夠?qū)?shí)驗(yàn)結(jié)果數(shù)據(jù)有效輸出。該裝置的使用，需要通過(guò)數(shù)據(jù)幀的格式將測(cè)量結(jié)果有效輸出，由USB接口模塊將數(shù)據(jù)傳輸?shù)接?jì)算機(jī)上，從而提高測(cè)量結(jié)果。

3 短時(shí)間測(cè)量實(shí)驗(yàn)系統(tǒng)測(cè)試

3.1 振蕩器振蕩周期測(cè)試

目前，短時(shí)間測(cè)量實(shí)驗(yàn)裝置的使用，需要對(duì)兩種不同的振蕩器數(shù)據(jù)進(jìn)行分析，在TDC測(cè)量裝置使用中，對(duì)兩種振蕩周期進(jìn)行測(cè)量，確保該實(shí)驗(yàn)裝置處于正常狀態(tài)。在測(cè)量振蕩器的周期時(shí)，需要技術(shù)人員使用兩種不同的方法來(lái)測(cè)量振蕩器的周期。由于該設(shè)備模塊設(shè)計(jì)中，添加了自檢模塊，實(shí)驗(yàn)人員能夠結(jié)合該模塊的使用，用于推算振蕩周期，判斷該設(shè)備能夠符合實(shí)際測(cè)量結(jié)果的需求。

在本次實(shí)驗(yàn)中，主要使用512倍分頻進(jìn)行輸出，將振蕩周期擴(kuò)大512倍，并且通過(guò)數(shù)據(jù)處理模塊，將該數(shù)值用于計(jì)算，結(jié)合PLL產(chǎn)生的基準(zhǔn)，從而提高測(cè)量工作質(zhì)量。根據(jù)該試驗(yàn)可以得出，振蕩器周期由4.274us擴(kuò)大到4.278us，隨著時(shí)間的推移，該振蕩周期會(huì)緩慢增大，在20分鐘后會(huì)恢復(fù)成為穩(wěn)定值。

通過(guò)對(duì)振蕩器的周期測(cè)量，可以發(fā)現(xiàn)兩個(gè)振蕩器周期的增加情況存在相似之處，并且隨著時(shí)間的推移，兩者保持較高的同步性。在試驗(yàn)中，技術(shù)人員對(duì)兩者的穩(wěn)定值進(jìn)行分析，可以發(fā)現(xiàn)兩者存在23ps的周期差。

3.2 線(xiàn)性度與精度測(cè)試

為了進(jìn)一步提高實(shí)際測(cè)量結(jié)果，需要技術(shù)人員對(duì)于TDC設(shè)備的線(xiàn)性度與精度進(jìn)行詳細(xì)測(cè)量。在試驗(yàn)中，技術(shù)人員使用信號(hào)發(fā)生器，將時(shí)間間隔穩(wěn)定在一定數(shù)值。技術(shù)人員使用游標(biāo)型TDC設(shè)備對(duì)該數(shù)值進(jìn)行測(cè)量，能夠提高測(cè)量工作質(zhì)量。在對(duì)該設(shè)備線(xiàn)性度與精度進(jìn)行測(cè)量時(shí)，將信號(hào)發(fā)生器設(shè)置為100ns，并且將不同的試驗(yàn)結(jié)果進(jìn)行記錄，使用數(shù)據(jù)分析方法，對(duì)于這些數(shù)值進(jìn)行計(jì)算，通過(guò)計(jì)算這些測(cè)量結(jié)果的平均值與標(biāo)準(zhǔn)差，能夠?qū)υ囼?yàn)結(jié)果進(jìn)行擬合，從而完成該測(cè)試工作，對(duì)該設(shè)備的性能進(jìn)行科學(xué)評(píng)判。在該實(shí)驗(yàn)中，可以發(fā)現(xiàn)該測(cè)量結(jié)果之間最大差值為0.124ns，所有的測(cè)量數(shù)據(jù)的平均值小于實(shí)際時(shí)間，結(jié)合數(shù)據(jù)分析方法，對(duì)于該設(shè)備的精度進(jìn)行測(cè)量。目前，該設(shè)備的使用，能夠在測(cè)量短時(shí)間過(guò)程中，將實(shí)際測(cè)量誤差控制在3ns以?xún)?nèi)。

3.3 實(shí)驗(yàn)結(jié)果匯總

該設(shè)備的使用，不僅需要對(duì)內(nèi)部組成進(jìn)行科學(xué)分析，還應(yīng)該重視對(duì)設(shè)備的測(cè)量工作。由于短時(shí)間測(cè)量需要較高的精確度，任何一項(xiàng)偏差將會(huì)造成試驗(yàn)結(jié)果存在較大差距，造成該設(shè)備的使用存在較大的不足。

在對(duì)該設(shè)備進(jìn)行系統(tǒng)測(cè)試階段，通過(guò)實(shí)際測(cè)量數(shù)據(jù)對(duì)該設(shè)備的試驗(yàn)結(jié)果進(jìn)行分析，將差值控制在一定范圍內(nèi)。目前，結(jié)合對(duì)設(shè)備的測(cè)量數(shù)據(jù)，可以將誤差控制在3ns以?xún)?nèi)。并且隨著時(shí)間的推移，技術(shù)人員為了降低累計(jì)誤差，提出了可行性處理方案，避免累計(jì)誤差過(guò)大，造成實(shí)驗(yàn)結(jié)果存在較大誤差。游標(biāo)型短時(shí)間測(cè)量裝置的使用，能夠提高測(cè)量精度。雖然現(xiàn)階段FPGA應(yīng)用中存在一定的不足，但是技術(shù)人員加強(qiáng)整體設(shè)計(jì)，能夠克服FPGA使用中出現(xiàn)的問(wèn)題，從而提高測(cè)量工作質(zhì)量。