呂兆承,李 營,羅靖宇,鄭曉東
(淮南師范學院 電子工程學院,安徽 淮南 232038)
在現(xiàn)代數(shù)字系統(tǒng)的設(shè)計中,現(xiàn)場可編程門陣列(Field Programmable Gate Array, FPGA)技術(shù)已經(jīng)成為一種廣泛使用的工具,其設(shè)計實現(xiàn)的數(shù)字系統(tǒng)具有處理速度快、靈活性高、開發(fā)費用少、升級簡單、易編程等特點。對電子信息類本科生而言,熟練掌握FPGA設(shè)計方法是當代電子工程師必須具備的技能之一。只有學生掌握FPGA開發(fā)技術(shù),才能使教學跟上科研的發(fā)展,培養(yǎng)出社會需要的人才。FPGA技術(shù)課程是為電子信息類專業(yè)學生開設(shè)的一門實踐性很強的專業(yè)基礎(chǔ)課,它可以鞏固數(shù)字電路技術(shù)的有關(guān)知識,也能為后續(xù)課程提供有效的實踐教學支持。本課程通過傳授FPGA技術(shù)的原理、工具、器件、硬件描述語言以及仿真技術(shù)等的理論知識,并循序漸進地從組合邏輯、時序邏輯的開發(fā)開始,深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進階應(yīng)用,使學生在了解FPGA技術(shù)一般概念的基礎(chǔ)上,掌握用Verilog HDL語言的數(shù)字系統(tǒng)電子設(shè)計自動化(Electronic Design Automation, EDA)設(shè)計基本方法與流程,學會以Quartus為代表的EDA工具及配套FPGA硬件開發(fā)系統(tǒng)的使用,具備獨立設(shè)計實現(xiàn)較復(fù)雜數(shù)字電路和系統(tǒng)的能力,并注重培養(yǎng)學生的實踐能力和創(chuàng)新能力。
作為普通地方應(yīng)用型高校,我校以往FPGA技術(shù)課程設(shè)置為52課時(理論36課時+實驗16課時)。教師根據(jù)教材的知識結(jié)構(gòu),從知識點中梳理出重點,主要從講授知識的角度完成FPGA技術(shù)的教學,配以實驗深化知識的理解,教學重點在于知識的講解與知識點相互之間關(guān)系的把握。這是一種基于傳統(tǒng)知識點的教學方式,教師是課堂的主體,占有絕對的主動性,雖然可以極大地提高課堂效率,但也存在以下問題:
(1)FPGA技術(shù)課程內(nèi)容繁雜且枯燥,在教學過程中,教師更多考慮課程知識的系統(tǒng)性和完整性,忽略了學生能力和素質(zhì)的培養(yǎng),容易讓學生失去學習興趣與信心;
(2)實踐與理論脫節(jié),實驗教學安排在學期后半部分,學生做實驗過程中無法與理論知識聯(lián)系,不能深入理解電路程序的編寫和設(shè)計思路,過渡依賴教師,能力得不到有效鍛煉;
(3)課程考核形式單一,強調(diào)期末考核,卷面考試成績占總成績的70%,平時考核依托于出勤(10%)、作業(yè)(20%)等指標,使得許多學生不重視平時的學習過程和實踐環(huán)節(jié),達不到培養(yǎng)應(yīng)用型人才的目的。
通過以上分析,本文以淮南師范學院為例,在工程教育認證背景下,貫徹OBE教育理念,從課程目標、教學內(nèi)容、教學方式、考核評價等方面對FPGA技術(shù)課程進行教學改革探索,助力提高人才培養(yǎng)質(zhì)量。
OBE(Outcome-based Education, OBE)是一種基于學習產(chǎn)出的先進教育理念,又稱能力、目標或需求導向教育,以“學生中心,成果導向,持續(xù)改進”作為核心理念,現(xiàn)已成為國內(nèi)外許多高校教育改革的主流理念。與傳統(tǒng)的教育理念相比,它要求教師必須對學生畢業(yè)時應(yīng)具備的能力有清晰的設(shè)想,圍繞實現(xiàn)預(yù)期的目標成果進行教學設(shè)計,從而在教學過程中保證學生達到預(yù)期目標。根據(jù)社會需求制定課程目標和教學大綱,依據(jù)教學大綱進行正向?qū)嵤瑥亩瓿梢詫W生為中心的課程內(nèi)容整合和實施,制定多元化、多層次的課程評價體系,根據(jù)評價結(jié)果進行反思總結(jié)并持續(xù)改進授課內(nèi)容。
《高等學校課程思政建設(shè)指導綱要》中明確提出,工學類專業(yè)課程要注重強化學生工程倫理教育,培養(yǎng)學生精益求精的大國工匠精神,激發(fā)學生科技報國的國家情懷和使命擔當。根據(jù)FPGA技術(shù)課程對電子信息工程專業(yè)畢業(yè)要求相關(guān)指標,結(jié)合學生的職業(yè)規(guī)劃和深造發(fā)展的需求、現(xiàn)代社會對電子信息類專業(yè)人才的需求,確定了FPGA技術(shù)課程的目標成果。
目標1:了解可編程邏輯器件的發(fā)展歷程和FPGA技術(shù)在國內(nèi)外的發(fā)展狀況,理解FPGA的構(gòu)成、工作原理和應(yīng)用優(yōu)勢,激發(fā)學生對FPGA技術(shù)的學習熱情,培養(yǎng)學生科學、嚴謹?shù)淖鍪聭B(tài)度,提升學生的責任感和社會使命感,樹立奮發(fā)有為、強我中華的職業(yè)報負。
目標2:熟悉硬件描述語言Verilog HDL的語言特點和基本語法規(guī)則,掌握Verilog HDL的設(shè)計流程和語句,掌握Verilog HDL實現(xiàn)組合邏輯、時序邏輯和狀態(tài)機等各種類型數(shù)字電路的方法。
目標3:了解現(xiàn)代復(fù)雜數(shù)字系統(tǒng)設(shè)計技術(shù)與驗證技術(shù),掌握描述和分析現(xiàn)代數(shù)字系統(tǒng)的方法,樹立正確的設(shè)計理念,能夠根據(jù)系統(tǒng)功能要求進行硬件模塊的搭建,具有獨立設(shè)計實現(xiàn)較復(fù)雜數(shù)字電路與系統(tǒng)的能力。
目標4:能夠熟練使用Quartus II開發(fā)平臺、ModelSim仿真平臺實現(xiàn)模塊的設(shè)計與仿真,能夠使用SingalTap II與RTL視圖進行驗證與仿真測試,掌握基于Quartus II的編程、編譯、適配、仿真、配置下載等要點。
在處理數(shù)據(jù)時,對于5個評分因子的滿意度設(shè)置分值,用選項的平均值作為這一問題的總體分值進行統(tǒng)計分析.設(shè)對衛(wèi)生狀況非常滿意的使用者所占比例為,比較滿意的為,一般的為,不太滿意的為,很不滿意的為,同理,對于衛(wèi)生安全有,,,,,對于價格有,,,,,對于口味有,,,,,對于服務(wù)態(tài)度有,,,,,對于種類有,,,,.
課堂改革提倡理論授課和實踐環(huán)節(jié)相融合,將理論知識放入實驗室,推行小班教學,將學生人數(shù)控制在15~20人,結(jié)合實驗項目進行講解,學生可以邊學習邊實踐,從工程項目中學習知識,在實踐操作中培養(yǎng)分析問題、解決問題的能力。課程組以綜合能力培養(yǎng)為主線,以基本概念、設(shè)計原理和相關(guān)技術(shù)為核心,精心設(shè)計了7個基礎(chǔ)設(shè)計型實驗和5個綜合系統(tǒng)設(shè)計項目(5選1),共計32學時。以任務(wù)驅(qū)動、典型系統(tǒng)為載體,教學項目為單位,打造課程教學內(nèi)容的模塊化和專題化,見表1所列。這些項目均由多個模塊實現(xiàn),每個模塊相對獨立,頂層模塊將各模塊有機整合,便于學生理解和掌握FPGA設(shè)計思想和方法。
表1 “FPGA技術(shù)”課程內(nèi)容
采用項目化教學方式,按照工程構(gòu)思-設(shè)計-實施-運行的思路組織教學,要求學生以個人形式完成任務(wù),流程如圖1所示。針對難度較高的綜合性設(shè)計實驗,提倡學生自組團隊,通過溝通協(xié)作的方式完成任務(wù)。此舉一方面可適當降低學生的工作量,自由分配工作內(nèi)容;另一方面可發(fā)揮學生的主觀能動性,培養(yǎng)他們的團隊協(xié)作能力。
圖1 基于項目驅(qū)動式教學的教學流程
為實現(xiàn)以學生為中心的教與學,本課程采用線上線下相結(jié)合,課堂學習與課外學習深度融合的教學方法,分別以超星學習通課堂等虛擬學習環(huán)境和教室實驗室等為教育載體,開展教學活動。課前,學生通過網(wǎng)絡(luò)平臺的教學資源庫獲取相關(guān)學習資源,了解學習目標與學習任務(wù),自主學習。課堂上,以學生為中心,進行線上測試、課堂測試,老師可檢測并了解學生的學習情況。為了更好地適應(yīng)新的教學模式,需對原有的教學內(nèi)容作調(diào)整,將原來在理論課堂上講授的硬件描述語言要素、基本語法等知識錄制相應(yīng)視頻或者提供學習資料。除本課程的校內(nèi)教學資源,還可充分利用網(wǎng)絡(luò)資源,在中國大學MOOC、學堂在線等網(wǎng)絡(luò)平臺上收集相關(guān)的、學生感興趣的、有一定深度的課程章節(jié)作為課程教學資源的補充,方便學生課后進一步學習。
利用“互聯(lián)網(wǎng)+教育”的思維模式,可以有效對學生的作業(yè)完成情況進行大數(shù)據(jù)統(tǒng)計和分析,如:成績分布、錯誤集中點等,以此改進和優(yōu)化課程中存在的問題,同時將批閱結(jié)果反饋給學生,使其更清晰地了解易錯點,便于討論改正。在教學過程中,學生和教師均有自我調(diào)整、獨立思考的空間,滿足教學所需的緊密及時、高效多樣的互動要求。
合理、科學的課程考核體系是實現(xiàn)課程目標的重要保障,教師必須確保學生知曉本課程的教學目標、考核內(nèi)容、考核方式、評分標準、成績構(gòu)成等信息,既具有督促學生學習的作用,又檢驗了學生平時學習的學習效果,便于老師發(fā)現(xiàn)問題并及時解決問題,從而加強學生學習的過程化管理,對學生既有激勵也有約束。課程組采取平時考核、實驗考核和期末考核相結(jié)合的考核方式,上述三項在總成績中分別占30%、21%、49%,明顯弱化了期末考核所占比重。平時考核主要對應(yīng)課程目標1、2、3,教師利用超星學習通課堂APP記錄學生參與情況,包括出勤(10%)、作業(yè)(15%)、課堂表現(xiàn)(35%)等,同時引入線上視頻學習(10%)、線上階段測試(20%)、問題討論(10%)等評價模塊。實驗考核對應(yīng)課程目標4,包括預(yù)習(10%)、課堂表現(xiàn)(30%)、實驗報告(20%)、操作測試(40%)。由老師按照百分制分別給出評定成績,并適時公布學生成績。期末考試采取閉卷筆試方式,題型主要有:客觀題(包括填空題、選擇題),對應(yīng)課程目標1;簡答題,對應(yīng)課程目標3;設(shè)計題,對應(yīng)課程目標2。
課程目標達成情況使用分目標達成度和總目標達成度來評價。
(1)課程分目標達成度計算:
(2)課程總目標達成度計算:
式中:為課程總目標達成度;G為編號為的課程分目標對應(yīng)的達成度;Q為編號為的課程目標的權(quán)重。
根據(jù)專業(yè)認證要求,將課程目標值設(shè)置為0.7。針對FPGA技術(shù)課程,以淮南師范學2020—2021(1)學期,電子信息工程專業(yè)2018級學生為例,以學生的期末考試試卷成績和實驗成績?yōu)橐罁?jù)計算該課程的達成度,具體見表2所列。
表2 電子信息工程2018級“FPGA技術(shù)”課程達成度
根據(jù)表中課程目標達成度計算結(jié)果可知,學生的目標1和目標3沒有達到預(yù)期。分析原因:
(1)試卷難度較大,側(cè)重學生綜合能力的考查,其中設(shè)計題50分。大部分學生基礎(chǔ)知識掌握較好,表現(xiàn)在填空題、選擇題、簡答題做的較好,而在設(shè)計題失分嚴重,反映學生綜合應(yīng)用能力有待加強;
(2)本課程使用的Verilog語言依托C語言發(fā)展而來,兩者在語法結(jié)構(gòu)上有許多相似之處,但它和C語言又有本質(zhì)的區(qū)別,部分同學的軟件設(shè)計與硬件設(shè)計轉(zhuǎn)化能力較差;
(3)本課程的專業(yè)性與應(yīng)用性較強,學習難點較大,需多練習,多仿真。
基于上述原因提出以下持續(xù)改進措施:
(1)幫助學生明確學習目標,激發(fā)學生的學習興趣;
(2)提高教師自身教學水平,學習先進的教育理念、教學方法,認真研究課程中講授的內(nèi)容;
(3)利用實驗深化理論,使理論與實踐緊密結(jié)合,相互促進,以提高學生分析和解決問題的能力;
(4)大力進行本課程的教學資源信息化建設(shè),充分運用網(wǎng)絡(luò)教學平臺,使學生單獨學習轉(zhuǎn)變?yōu)楹献鲗W習,使教學活動從信息的單向傳遞轉(zhuǎn)變?yōu)殡p向交換;
(5)加大過程管理,讓學生能夠從始至終投入精力到學習中,并通過實踐鍛煉學生的工程設(shè)計能力。
OBE理念體現(xiàn)了“以學生發(fā)展為中心”,要求在教學過程中,教師時刻關(guān)注學生的成長。經(jīng)過幾個學期的實踐,學生的學習態(tài)度得到了明顯改善,主動性和參與性逐步提高,更加注重平時的學習與積累。引導學生積極參與教科研項目,借助FPGA平臺,申請國家級和省級大學生創(chuàng)新創(chuàng)業(yè)實踐項目,如電子信息工程17級學生成功申報2020年國家級大學生創(chuàng)新創(chuàng)業(yè)訓練計劃項目:基于FPGA的多終端智能控制音樂播放器的設(shè)計與實現(xiàn)(202010381037);電子信息工程19級學生申報2020年安徽省級大學生創(chuàng)新創(chuàng)業(yè)訓練計劃項目:基于FPGA的非接觸紅外測溫儀設(shè)計(202010381010)等。此舉也進一步發(fā)揮了教師的主動性和創(chuàng)造性,讓教師更多地參與學生的學習過程,通過“互聯(lián)網(wǎng)+教育”改善教學情況,進一步提高教學質(zhì)量。畢業(yè)生就業(yè)是課程教學改革的出發(fā)點和落腳點,要求建立長期畢業(yè)生跟蹤及用人單位需求反饋機制,持續(xù)改進,不斷滿足新需求。