姜自發(fā) 吳善巧 金麗蓮

（1.浙江大華技術(shù)股份有限公司中央研究院，浙江 杭州 310053；2.浙江省視覺物聯(lián)融合應(yīng)用重點(diǎn)實(shí)驗室，浙江 杭州 310053）

0 引言

為了滿足日益增長的數(shù)據(jù)存儲、數(shù)據(jù)傳輸與交換的需求[1]，信號傳輸速率迭代升級越來越快，高速Serdes 得到廣泛應(yīng)用。

對PCB 板級的傳輸線來說，信號在傳輸線上傳播的過程中的能量損失即是損耗。信號頻率越高，損耗越明顯，這個損耗通常也稱之為插入損耗。

插入損耗在通信及射頻電路設(shè)計是一個重要的指標(biāo)，在剛開始設(shè)計時，射頻工程師會提前預(yù)估電路或系統(tǒng)的插入損耗，然后才開始設(shè)計和選型。在天線應(yīng)用中，較低的電路插入損耗可以降低天線饋線的能量損耗，同時可提高其輻射單元的效率和擴(kuò)大其信號覆蓋范圍。

插入損耗無論是射頻電路還是串行Serdes 鏈路，重點(diǎn)關(guān)注損耗的關(guān)鍵因素，提前預(yù)估傳輸線損耗很重要，這里主要討論P(yáng)CB 上傳輸線的插入損耗。

1 有損傳輸線

有損傳輸線在頻域的傳輸形式，相當(dāng)于單位長度電阻、電感、電容、電抗等無數(shù)級互聯(lián)在一起，也就是RGLC 模型。

傳輸線的特征阻抗如公式（1）所示。

式中：Zo為傳輸線特征阻抗；R為傳輸線上的導(dǎo)體損耗，G為傳輸線上的介質(zhì)損耗。

傳輸線的損耗可以近似式（2）[2]。

式中：αn為損耗，Np；RL為傳輸線單位長度電阻；GL為傳輸線單位長度電導(dǎo)；Zo為傳輸線特征阻抗，Ω。

通常我們都習(xí)慣于將奈培轉(zhuǎn)換為用電壓比值（dB/單位長度）來表示單位長度損耗，傳輸線單位長度損耗dB/單位長度：

式中：αdB為損耗，dB/長度；RL為導(dǎo)線單位長度串聯(lián)電阻；GL為傳輸線單位長度電導(dǎo)；Zo為傳輸?shù)奶卣髯杩梗瑔挝皇铅浮?/p>

1.1 介質(zhì)損耗

介電損耗是指電介質(zhì)在交變電場中消耗部分電能而使電介質(zhì)本身發(fā)熱的現(xiàn)象。PCB 中的帶狀線的介質(zhì)損耗可以用公式（4）進(jìn)行計算[3]：

式中：α介質(zhì)損耗為介質(zhì)損耗；F為頻率，GHz；df為介質(zhì)損耗系數(shù)；dk為介質(zhì)介電常數(shù)。

1.2 導(dǎo)體損耗

導(dǎo)體損耗又分為直流損耗和交流損耗兩部分。

在高頻的信號傳輸中，直流損耗相比交流損耗小很多，基本可以忽略。導(dǎo)體到傳輸交流信號時，導(dǎo)體電流是變化的，導(dǎo)體電流變化的頻率升高時，導(dǎo)體內(nèi)部電流趨于表面，電流流過導(dǎo)體橫截面面積變小了，這就是趨膚效應(yīng)。在高頻信號傳輸時，導(dǎo)體中的流過電流的橫截面的厚度約等于趨膚深度δ[2]。

式中：F為頻率；μ為磁導(dǎo)率；σ為電導(dǎo)率。

因此導(dǎo)體的交流電阻如公式（6）所示。

式中：Rac_cond為導(dǎo)體交流電阻，ρ為電阻率。W為傳輸線寬。實(shí)際情況是電流并不完全局限于單一的趨附深度的，因此從Rdc到Rac之間的過渡更多是漸進(jìn)的，并不連續(xù)。如果希望用相對平滑的曲線來描述其更為真實(shí)的情況，就可以用平方根函數(shù)來表述。

式中：Rtotal為總電阻，Rdc為直流電阻，Rac為交流電阻。

PCB 中微帶線傳輸線，傳輸線有趨附效應(yīng)，信號電流趨于表面，GND 回流電流主要在信號線下方3 倍參考高度H的區(qū)域內(nèi)；回流平面的電流密度變化隨著距離信號中心越遠(yuǎn)電流密度越?。痪嚯x信號中心3 h 以上的區(qū)域電流密度只有中心電流密度的10%[4]。

式中：J（d）為電流密度函數(shù)。

如果將距離信號中心3 h 以外的電流忽略，那么回流地上的交流電阻如公式（8）所示。

式中：Rac_ground為傳輸線地平面上的交流回路電阻；ωeff傳輸線中有效線寬；h為傳輸線距離參考帶高度；f為傳輸線上信號帶頻率，μ為磁導(dǎo)率。

信號線的交流阻抗如公式（9）所示。

傳輸線上總的交流電阻Rac，micro如公式（10）所示。

對帶狀線來說，等效于2 個微帶線并聯(lián)，帶狀線總交流電阻Rac_strip如公式（11）所示。

通過上面得到傳輸線的交流電阻，可以通過公式（12）求解其導(dǎo)體損耗。

式中：a導(dǎo)體損耗為導(dǎo)體損耗；Zo（f）為當(dāng)前頻率下的特征阻抗；Rac_Strip（f）為當(dāng)前頻率下的帶狀線單位長度交流電阻；Length為帶狀線長度。

1.3 粗糙銅銅箔導(dǎo)體損耗建模

實(shí)際生活中使用的銅箔，無論是壓延銅還是電解銅，其表面都不是很光滑的，銅箔表面有微小的顆料凸起，帶有毛糙的，用電子顯微鏡觀察其表面，呈現(xiàn)不規(guī)則顆料狀的凸起。

在PCB 在生產(chǎn)加工過程中，銅箔表面需要進(jìn)行粗化處理，以加強(qiáng)銅箔與PCB 基材間的結(jié)合力。粗糙的銅箔表面會增加傳輸線的導(dǎo)體損耗，且隨著頻率的增大，由于趨附效應(yīng)的影響導(dǎo)體損耗急劇增加。

銅箔表面的粗糙度有很多種測量方法和衡量標(biāo)準(zhǔn)。通常用輪廓算數(shù)偏差Rq、十點(diǎn)最大高度值Rz或統(tǒng)計均方根RMS來表示[4]。

受PCB 的傳輸線的導(dǎo)體銅箔表面粗糙度的影響，其導(dǎo)體損耗比光滑銅箔的導(dǎo)體損耗大很多，如果直接用理想導(dǎo)體損耗進(jìn)行計算，會與實(shí)際情況偏差較大，為糾正該偏差，需要對其粗糙銅箔導(dǎo)體損耗進(jìn)行建模。

銅箔表面粗糙度對傳輸信號損耗的模型有很多，其中Hammerstad（哈默斯模型） 模型、Hemispherical 模型（半球模型）、Huray 模型[4]。這3 個在業(yè)界用得比較多，對低粗糙度的傳輸線模擬結(jié)果比較接近實(shí)測，具有比較好的模擬預(yù)測效果。當(dāng)Hammerstad 模型的頻率高于 5 GHz 時，模擬結(jié)果與實(shí)際偏差開始變大，已不能準(zhǔn)確模擬預(yù)測結(jié)果。

Huray（休雷模型）模型是 Huray（休雷）等在Hemispherical模型的基礎(chǔ)上，通過電磁場分析理論并根據(jù)麥克斯韋方程對電磁場進(jìn)行計算。Huray 等認(rèn)為可以將粗糙銅箔表面的結(jié)構(gòu)看作是由一堆各種尺寸的小銅球在光滑的表面堆積構(gòu)成的，信號從粗糙銅箔表面進(jìn)行傳輸受其電磁波的反射駐波與吸收共同作用。

如果能夠?qū)υ揌uray 模型進(jìn)行理想化統(tǒng)一，將模型進(jìn)一步優(yōu)化，這樣就不需要SEM 工具進(jìn)行測量，直接根據(jù)銅箔粗糙度進(jìn)行建模求解，假設(shè)粗糙的銅箔表面全部是由直徑（2r）一致的14 個小銅球按規(guī)則堆積排布而成小山丘。

圖1 等體積單位小球排布圖

14 個均勻小球排布下，按照Huray 變式可以得到優(yōu)化后的粗糙銅箔導(dǎo)體損耗系數(shù)，如公式（13）所示。

式中：Ksr為電導(dǎo)損耗系數(shù)；Aflat為正方形面積；r為均勻銅球半徑；Hrms為銅箔粗糙度。有損傳輸線的損耗是導(dǎo)體損耗和介質(zhì)損耗的和，其輻射損耗和反射損耗很小，一般忽略。所以傳輸線的總損耗如公式（14）所示。

1.4 有損傳輸線損耗模型修正

生產(chǎn)廠家為增加銅箔與PCB 樹脂之間的黏結(jié)力，一般來說，銅牙大的朝板內(nèi)，銅牙較小的朝外側(cè)；這樣銅箔毛面與介質(zhì)粘結(jié)會使兩者的結(jié)合力更強(qiáng)，銅箔更不易脫落。所以通常銅箔的毛面朝向介質(zhì)內(nèi)光面朝外，經(jīng)高溫壓合制成芯板。等式（13）中Hrms是銅箔的粗糙度的均方根等效值，對于一根帶狀線來說，其傳輸線銅箔內(nèi)外表面的銅箔粗糙度是不同的，如果直接用銅箔的最大粗糙度進(jìn)行仿真計算，傳輸線的插入損耗的仿真結(jié)果要比實(shí)際偏差很多，特別是對于HTE銅箔適用性偏差較大。為保證仿真精度與準(zhǔn)確性，將Hrms與實(shí)際銅箔粗糙度進(jìn)行等效換算。常見銅箔HTE 和HVLP 兩類銅箔不同厚度的粗糙度見表1[5]。

表1 銅箔粗糙度

傳輸線的銅箔粗糙度Hrms應(yīng)該是毛面與光面兩者綜合的效果，需要取其均值。因此，銅箔等效粗糙度Hrms=（Rz（光）+Rz（毛））/2，銅箔光面一般用Rq進(jìn)行計量，為統(tǒng)一到Rz這種計量方式，即將其統(tǒng)一等效為Rz有效值進(jìn)行計算，Rz（光）=k×Rq（K為常數(shù)），從以往多次試驗結(jié)果總結(jié)來看，k=8 比較與實(shí)際等效值比較吻合。

式中：Rz（eff）為銅箔粗糙度Rz的有效值。

2 傳輸線損耗模型實(shí)測驗證

2.1 設(shè)計驗證的PCB

采用帶狀傳輸線，PCB 疊構(gòu)設(shè)計為多層板，PCB 銅厚1oz（34μm），分別采用普通FR4、低損兩種材料制作，PCB疊構(gòu)設(shè)計及其布線參數(shù)見表2。

表2 普通FR4-A、低損材料-B 參數(shù)規(guī)格

2.2 模型仿真驗證

普通FR4-A 選用的銅箔為是HTE（高延展性）銅箔，低損材料-B 選用的銅箔是HVLP（超低輪廓）銅箔；銅箔粗糙度分別見表1[5]。

根據(jù)公式（15），HTE 銅箔的Rz（eff） =5.3μm；HVLP銅箔Rz（eff）=1.55μm。

普通FR4-A、低損材料-B 其銅箔粗糙度Rz、介電常數(shù)DK、損耗系數(shù)DF參數(shù)見表3。

表3 dk、df、Rz 參數(shù)設(shè)置

傳輸上下層介質(zhì)dk和df值有一些差異，傳輸線銅箔上面兩面的銅牙深度也不相同，為保證精度又方便計算，取其均值進(jìn)行計算，對普通FR4-A 其dk=4.12，df=0.0175，Rz=5.3 μm；低損材料-B 其dk=3.56，df=0.004，Rz=1.55 μm。

分別對PCB 中的長短兩根線利用AFR 方法分別對其進(jìn)行去嵌，得到去嵌后的傳輸線S 參數(shù)（dB）。按照表1、表3 兩個表格參數(shù)進(jìn)行配置，利用前面的仿真模型分別對兩種材料的傳輸線進(jìn)行建模計算，仿真結(jié)果和實(shí)測結(jié)果見表4。

表4 普通FR4-A 與低損材料-B 仿真與實(shí)測

從實(shí)測和仿真結(jié)果對比來看，對普通FR4-A 仿真結(jié)果與實(shí)測一致性較好，2 GHz 以下的仿真值比實(shí)測偏大5.12%~7.87%，2 GHz 以上，偏差變小，偏差范圍在0.95%~2.89%，整體上看，低頻偏差大一些，高頻部分偏差變小，整體一致性較好，仿真結(jié)果與實(shí)測結(jié)果基本吻合，誤差小于5.12%（2GHz 以上）。從實(shí)測和仿真結(jié)果對比來看，對低損材料-B 仿真結(jié)果與實(shí)測一致性比較好，6 GHz 以下仿真值比實(shí)測偏大1.82%~4.03%，6 GHz 以上，偏差變大，偏差范圍在5.73%~8.85%，整體上看，低頻偏差小一些，整體一致性較好，仿真結(jié)果與實(shí)測結(jié)果吻合，高頻部分偏差變大，整體偏差范圍不超過8.85%。

綜上所述，仿真結(jié)果能夠較好地反映實(shí)際情況，仿真結(jié)果與實(shí)測結(jié)果偏差的原因也是多方面的：例如受生產(chǎn)工藝的影響，蝕刻線寬、層壓厚度、線路層殘銅率引起參考層面厚度變化，還有內(nèi)層棕化處理對銅箔粗糙度影響[8]；所處環(huán)境的溫度和濕度變化也會影響板材dk、df的變化，從而引起損耗變化；加上材料本身的頻變特性等因素，這些都會影響傳輸線實(shí)際情況的表現(xiàn)，使仿真結(jié)果與實(shí)測結(jié)果出現(xiàn)偏差。

3 總結(jié)

從上述建立的傳輸?shù)牟迦霌p耗模型，基本可以較好地表征傳輸線實(shí)際的插入損耗，總誤差小于8.85%，完全可以用于工程實(shí)踐，例如對PCB 上傳輸線（例如數(shù)字電路中Serdes的鏈路傳輸線、射頻天線饋線、射頻信號線等）的插入損耗做預(yù)估仿真，指導(dǎo)設(shè)計。該模型中關(guān)鍵數(shù)據(jù)參數(shù)Rz、dk、df獲得的準(zhǔn)確性直接與仿真精度相關(guān)。當(dāng)前模型dk、df 沒有考慮溫濕度環(huán)境因素的影響，對于溫濕度的影響可以通過測量其dk、df在溫濕度變化下的表現(xiàn)，評估其傳輸線在不同環(huán)境下的插入損耗，或者得到環(huán)境因素變化下其插入損耗的變化情況。