岳旭龍,唐 威

(西安郵電大學(xué) 電子工程學(xué)院,陜西 西安 710121)

近年來(lái),自動(dòng)駕駛、云計(jì)算、人工智能等熱點(diǎn)應(yīng)用的快速發(fā)展離不開(kāi)高速數(shù)據(jù)的傳輸,SerDes(SERializer/DESerializer)技術(shù)可實(shí)現(xiàn)時(shí)分多路復(fù)用和點(diǎn)對(duì)點(diǎn)通信,已成為實(shí)現(xiàn)高速數(shù)據(jù)傳輸高效且經(jīng)濟(jì)的方式[1]。目前,Credo 公司已經(jīng)基于TSMC 4 nm 工藝設(shè)計(jì)出了112G PAM4 SerDes IP,這套可覆蓋各種傳輸距離且功耗可編程的IP,能夠滿(mǎn)足眾多領(lǐng)域的需求。環(huán)形壓控振蕩器(Ring-VCO)是為時(shí)鐘數(shù)據(jù)恢復(fù)電路(CDR)提供多相正交時(shí)鐘的重要電路,其性能直接影響到CDR 恢復(fù)時(shí)鐘的性能[2]。設(shè)計(jì)一款適用于CDR的高性能Ring-VCO 具有一定挑戰(zhàn)性,在保證產(chǎn)生多相正交時(shí)鐘的同時(shí)也應(yīng)盡可能擴(kuò)大頻率調(diào)諧范圍,以適應(yīng)SerDes 不同傳輸速率下對(duì)時(shí)鐘頻率的靈活選擇以及在非理想的溫度和工藝環(huán)境下能得到所需頻率[3]。采用前饋型VCO 是滿(mǎn)足CDR 時(shí)鐘需求的一種有效方法,通過(guò)前饋通路形成多個(gè)振蕩環(huán)路,形成的較小環(huán)路也提高了振蕩頻率,而且由于納米級(jí)CMOS 工藝的速度優(yōu)勢(shì),前饋型VCO 可產(chǎn)生數(shù)GHz 頻率正交偶數(shù)相的高速時(shí)鐘[4]。當(dāng)Ring-VCO 使用粗細(xì)調(diào)結(jié)構(gòu)的頻率調(diào)節(jié)電路時(shí),可以使頻率近似地跟隨電流成比例變化,增大了頻率調(diào)諧范圍,所需振蕩頻率較低時(shí)可以通過(guò)減小電流來(lái)降低功耗。Sun 等[4]對(duì)8 相前饋型VCO 的振蕩模式、頻率和相位噪聲進(jìn)行了對(duì)比,在相同頻率和功耗下,2 個(gè)主路徑上的反相器和1 個(gè)前饋路徑上的反相器(2D+1F)比4 個(gè)主路徑上的反相器和1 個(gè)前饋路徑上的反相器(4D+1F)結(jié)構(gòu)有更好的相位噪聲,但2D+1F 結(jié)構(gòu)會(huì)產(chǎn)生雙峰振蕩的問(wèn)題,需要額外的輔助通路來(lái)避免,增加了電路設(shè)計(jì)的難度。Wang[5]建立了前饋環(huán)形振蕩器(FRO)的線(xiàn)性模型,并利用該模型對(duì)五級(jí)FRO 的最高振蕩頻率進(jìn)行了優(yōu)化,但不能產(chǎn)生偶數(shù)相正交時(shí)鐘,不適用于CDR 電路。

本文根據(jù)半速率插值型CDR 架構(gòu),設(shè)計(jì)了一款具有頻率粗細(xì)調(diào)節(jié)功能、可產(chǎn)生12 相時(shí)鐘的前饋型VCO。頻率粗細(xì)調(diào)節(jié)功能的實(shí)現(xiàn),擴(kuò)大了可調(diào)頻率范圍,保證了不同工藝和溫度條件下能夠得到所需頻率;并且與4 相、8 相時(shí)鐘相比,使用12 相時(shí)鐘進(jìn)行相位插值提高了插值線(xiàn)性度,從而可以更精確地恢復(fù)出CDR 的時(shí)鐘,滿(mǎn)足半速率插值型CDR 的時(shí)鐘需求。

1 電路設(shè)計(jì)

VCO 是通過(guò)改變控制電壓來(lái)改變信號(hào)輸出頻率的振蕩電路,是一個(gè)閉環(huán)的反饋系統(tǒng),電路振蕩必須要滿(mǎn)足巴克豪森準(zhǔn)則[6]:

環(huán)形振蕩器的振蕩頻率可以表示為:

式中:N為環(huán)形振蕩器延遲單元的級(jí)數(shù);td為將晶體管柵極電容充電到開(kāi)關(guān)閾值電壓的時(shí)間;Id為前一級(jí)近似恒定的電流;CG為MOS 管柵極電容;μn為載流子遷移率;Cox為單位面積柵氧化層電容;W和L分別為MOS 管溝道的寬和長(zhǎng);Vt為MOS 管閾值電壓。為得到較高的振蕩頻率,設(shè)計(jì)VCO 時(shí)通常會(huì)選用較小的延遲單元級(jí)數(shù)[7]。

圖1 為傳統(tǒng)的VCO 電路結(jié)構(gòu),由于控制電壓Vc與注入振蕩器的電流Ic是平方關(guān)系,為了優(yōu)化調(diào)諧線(xiàn)性度,使用了源極負(fù)反饋結(jié)構(gòu),該結(jié)構(gòu)中電流大小為:

圖1 傳統(tǒng)的VCO 電路結(jié)構(gòu)Fig.1 Conventional VCO circuit structure

式中:Rs為源級(jí)電阻;gm1為MOS 管跨導(dǎo)。當(dāng)Rs?1/gm1時(shí),式(3)可變?yōu)镮1=Vc/Rs,VCO 的調(diào)諧線(xiàn)性度得到了改善。使用源極負(fù)反饋結(jié)構(gòu)后,尾電流源的輸出電阻由原來(lái)只用一個(gè)NMOS 管的r0變成下式:

由式(4)可得,此結(jié)構(gòu)的輸出電阻增大,因此有更好的恒流源特性。同時(shí),源極電阻的存在降低了源極負(fù)反饋的等效跨導(dǎo),從而減小了M1 的閃爍噪聲,但噪聲的減小是以降低KVCO為代價(jià)的,最終導(dǎo)致頻率調(diào)諧范圍減小,無(wú)法保證在非理想的工藝和溫度環(huán)境下得到需要的頻率[8]。由于M3 管的源端直接與電源相連,電源上的噪聲會(huì)直接傳遞到VCO 輸出節(jié)點(diǎn),使VCO 相位噪聲性能變差。為了優(yōu)化VCO 相位噪聲和增大頻率調(diào)諧范圍,本文提出了一種數(shù)字編碼控制的頻率調(diào)節(jié)電路。

圖1 所示由奇數(shù)級(jí)反相器組成的單端Ring-VCO很少用于高性能芯片中,因?yàn)樗荒墚a(chǎn)生偶數(shù)相輸出,而且相位噪聲很差[9]。使用偶數(shù)級(jí)反相器組成的單端Ring-VCO 因不能產(chǎn)生非零頻率會(huì)一直處于鎖定狀態(tài),因此需要額外的電流通路改變振蕩模式。使用前饋型VCO 是解決該問(wèn)題的有效方法,通過(guò)增加前饋電流通路使某些模式下的自增益大于零頻率模式時(shí)的自增益,從而使電路振蕩,前饋電流通路的形成也提高了振蕩頻率。同時(shí)所設(shè)計(jì)的VCO 要保證相位插值型CDR 的插值線(xiàn)性度,理想情況下輸出時(shí)鐘的相位要與相位插值器的控制位呈線(xiàn)性關(guān)系:

式中:kPI為插值器的增益;n為控制碼。若kPI不變,當(dāng)n從0 增加到N時(shí),輸出相位從0 變化到2π。假設(shè)兩個(gè)相鄰時(shí)鐘clk1=sin(ωt),clk2=sin(ωt+φd),權(quán)重系數(shù)分別為A1和A2,φd是兩時(shí)鐘的相位差,輸出時(shí)鐘信號(hào)可以通過(guò)對(duì)clk1和clk2進(jìn)行相位插值得到:

令a=A1+A2cosφd,b=A2sinφd,對(duì)式(6)整理可得:

輸出信號(hào)的幅度和相位是由A1、A2和φd決定的,即:

其中,A1和A2與插值控制碼n有關(guān),一般將其調(diào)整為線(xiàn)性關(guān)系,由式(5)和式(9)可知,提高插值線(xiàn)性度需要使clk1和clk2之間的相位差φd越小越好,這樣每次調(diào)整的相位步進(jìn)φd/n就越小,插值得到的時(shí)鐘相位更精確[10]。因此相對(duì)于產(chǎn)生4 相位(φd=90°)和8 相位(φd=45°)的VCO 相比,產(chǎn)生12 相位(φd=30°)的VCO 可以提高相位插值電路的插值線(xiàn)性度。

采用12 相時(shí)鐘的前饋型VCO 不僅可以產(chǎn)生高頻正交時(shí)鐘,也保證了較好的插值線(xiàn)性度。數(shù)字編碼控制的頻率調(diào)節(jié)電路不僅優(yōu)化了電路噪聲性能,也增大了頻率調(diào)諧范圍。下面將分別介紹前饋型VCO 電路和頻率調(diào)節(jié)電路的設(shè)計(jì)。

1.1 前饋型VCO 電路設(shè)計(jì)

如圖2 所示,所提出的前饋型VCO 電路共由24個(gè)反相器組成,主路徑和前饋路徑上的反相器分別用D 和F 表示。如果只有主路徑上的12 個(gè)反相器將無(wú)法振蕩,通過(guò)添加前饋路徑的12 個(gè)反相器來(lái)改變主路徑輸出節(jié)點(diǎn)的相位,使主路徑輸出節(jié)點(diǎn)與頻率有關(guān)的相移可以達(dá)到30°,因此經(jīng)過(guò)12 級(jí)反相器與頻率有關(guān)的相移達(dá)到360°,滿(mǎn)足振蕩條件。以X1～X5～X1為例,其中主路徑上X1～X54 個(gè)反相器的尺寸是相同的,通過(guò)增大前饋路徑X5～X11 個(gè)反相器的尺寸,可以增加前饋路徑輸出節(jié)點(diǎn)X1的充放電電流,加快反相器的電平翻轉(zhuǎn)速度。經(jīng)過(guò)主路徑上的4 個(gè)反相器和前饋路徑上的1 個(gè)反相器,形成的5 級(jí)環(huán)形振蕩器極大提高了振蕩頻率。這樣所提出的VCO 既可以產(chǎn)生12 相正交時(shí)鐘的輸出,又提高了振蕩頻率。

圖2 所提出的前饋型VCO 電路Fig.2 The proposed feed-forward VCO circuit

前饋型VCO 形成的5 級(jí)Ring-VCO 輸出節(jié)點(diǎn)的相位如圖3(a)所示,延遲單元等效模型如圖3(b)所示,采用主路徑和前饋路徑共同對(duì)輸出節(jié)點(diǎn)Vn注入電流的方式來(lái)加快反相器的電平翻轉(zhuǎn)速度,并改變輸出節(jié)點(diǎn)的相位,從而滿(mǎn)足振蕩條件。

圖3 (a)構(gòu)成的5 級(jí)Ring-VCO 相位關(guān)系;(b)延遲單元等效電路模型Fig.3 (a) Constituted 5-stage Ring-VCO phase relationship;(b) Equivalent circuit model of the delay unit

處于穩(wěn)定振蕩狀態(tài)的振蕩器,任意兩個(gè)節(jié)點(diǎn)的信號(hào)具有恒定的相位關(guān)系,因此對(duì)于Vn與Vn+4節(jié)點(diǎn)可以得到:

式中:φ1為Vn與Vn+4之間的相位差,因此φ1=2π/3。根據(jù)延遲單元等效電路由基爾霍夫電流定律可得:

將式(10)代入式(11)可得單級(jí)延遲單元的傳輸函數(shù)為:

式中:R為反相延遲單元的等效輸出電阻;C為每個(gè)節(jié)點(diǎn)上反相延遲單元總的寄生電容;gm為主環(huán)路中反相延遲單元的跨導(dǎo);gm1為前饋支路的跨導(dǎo)。所得到的傳輸函數(shù)需要滿(mǎn)足巴克豪森判據(jù)中的相位條件:

式中:θ為相鄰延遲單元的相位差。兩邊同取正切函數(shù)得:

可得頻率表達(dá)式為:

振蕩頻率ω的第一項(xiàng)是主環(huán)路的工作頻率,第二項(xiàng)為添加前饋支路后頻率的增加量。振蕩頻率ω主要與相鄰延遲單元間的相位差θ(Ring-VCO 的級(jí)數(shù)N)、反相延遲單元的等效負(fù)載電阻R、每個(gè)節(jié)點(diǎn)反相延遲單元總寄生電容C和前饋支路跨導(dǎo)gm1密切相關(guān),其中增加級(jí)數(shù)N或者使等效負(fù)載電阻和總寄生電容C增加會(huì)降低頻率,增加前饋支路的等效跨導(dǎo)gm1可以增加振蕩頻率,但其增加量有一定限制。

除了滿(mǎn)足相位條件以外,還需要滿(mǎn)足巴克豪森幅值條件,即:

將式(14)代入到式(16)中整理可得,當(dāng)gm1R＜2 時(shí):

在上述約束條件成立時(shí),滿(mǎn)足巴克豪森的幅值條件,振蕩器可以起振。

1.2 頻率調(diào)節(jié)電路設(shè)計(jì)

所提出的頻率調(diào)節(jié)電路如圖4 所示,實(shí)際上是一個(gè)控制電壓轉(zhuǎn)換為電流(V/I)的電路,由頻率粗調(diào)部分和細(xì)調(diào)部分組成。頻率粗調(diào)部分通過(guò)控制傳輸門(mén)的開(kāi)關(guān)來(lái)控制工作頻段,可同時(shí)打開(kāi)多條通路,增大調(diào)諧范圍。電流經(jīng)PMOS 復(fù)制到頻率細(xì)調(diào)部分對(duì)相應(yīng)頻段內(nèi)的頻率進(jìn)行細(xì)調(diào)。其中頻率細(xì)調(diào)部分的電流源采用了共源共柵結(jié)構(gòu),有效避免了電源耦合到振蕩器輸出節(jié)點(diǎn)的噪聲。

圖4 所提出的頻率調(diào)節(jié)電路Fig.4 The proposed frequency regulation circuit

頻率粗調(diào)部分由圖4 左側(cè)帶傳輸門(mén)的NMOS 單元組成,NMOS 管柵端由固定電壓Vb偏置,通過(guò)控制每條路徑NMOS 管柵端傳輸門(mén)的開(kāi)關(guān)來(lái)控制開(kāi)啟電流支路的條數(shù),從而改變粗調(diào)電流的大小,最終改變頻率使其處于不同的頻率區(qū)間,其中控制位freq_sw＜9:0＞由二進(jìn)制碼控制。采用圖5 所示改變級(jí)聯(lián)晶體管與并聯(lián)晶體管個(gè)數(shù)的方式實(shí)現(xiàn)圖4 NMOS 單元M0～M9 權(quán)重分別為1,2,4,8,16,32,64,128,256 和512電流的產(chǎn)生。M7'為基準(zhǔn)電流管,尺寸與M7 相同,因此M7'流過(guò)的電流權(quán)重Iref也為128,且不受傳輸門(mén)的控制,處于恒導(dǎo)通狀態(tài)。NMOS 部分產(chǎn)生的電流經(jīng)PMOS 電流鏡復(fù)制到頻率細(xì)調(diào)部分,以基準(zhǔn)管電流Iref為參考,流經(jīng)Iref_total的電流為:

圖5 頻率粗調(diào)部分NMOS 單元的實(shí)現(xiàn)。(a)并聯(lián)2 組和4 組;(b)并聯(lián)5 組和9 組Fig.5 Implementation of NMOS cells in the coarse frequency regulation section.(a) Parallel connection of 2 and 4 groups;(b) Parallel connection of 5 and 9 groups

式中: 8＞m≥0,m代表將電流權(quán)重?fù)Q算為Iref權(quán)重之后可開(kāi)啟電流支路的條數(shù)。

頻率細(xì)調(diào)部分主要由I_copy＜267:0＞恒通部分、int_adjust＜9:0＞編碼控制部分以及dn/up 控制部分組成。I_copy＜267:0＞恒通,電流權(quán)重為268×8;int_adjust＜9:0＞采用了不同類(lèi)型的編碼方式,其中低5 位采用二進(jìn)制編碼,權(quán)重分別為0.5,1,2,4 和8;高5 位采用溫度計(jì)編碼,權(quán)重為31×16,細(xì)調(diào)部分高位采用溫度計(jì)編碼以減小控制碼切換時(shí)產(chǎn)生的電流毛刺,降低因毛刺噪聲產(chǎn)生的精度損失。但在控制位多的場(chǎng)合,全部使用溫度計(jì)編碼會(huì)造成電流支路數(shù)呈指數(shù)形式增加,造成連線(xiàn)雜亂,難以實(shí)現(xiàn)。而對(duì)于控制位較少的電路,可以使用本文提出的兩種編碼方式結(jié)合的方法。dn 與up 根據(jù)相位比較結(jié)果來(lái)補(bǔ)充調(diào)節(jié)VCO 頻率,其權(quán)重可調(diào)節(jié)的范圍為4～28。最終輸出的總電流為:

式中: 0.25＞p≥0,p為int_adjust＜9:0＞和dn/up 兩個(gè)細(xì)調(diào)控制部分的電流權(quán)重?fù)Q算為Iref權(quán)重后所占的比重。通過(guò)對(duì)注入VCO 的整體電流Iout_total進(jìn)行粗細(xì)調(diào)節(jié),實(shí)現(xiàn)對(duì)振蕩頻率的精確調(diào)節(jié)。

2 相位噪聲分析

在環(huán)形振蕩器中,相位噪聲主要是由器件的熱噪聲和閃爍噪聲共同決定的,通常利用脈沖靈敏度函數(shù)Γ(ISF)來(lái)分析相位噪聲,Γ表示振蕩波形的幅度和相位對(duì)注入脈沖信號(hào)的靈敏度[11]。中心頻率的較小頻率偏移Δω處1/f噪聲占主導(dǎo),這個(gè)區(qū)域?yàn)?/f3區(qū),隨著Δω繼續(xù)增大,熱噪聲將占主導(dǎo),這個(gè)區(qū)域?yàn)?/f2區(qū),當(dāng)Δω很大時(shí),只存在背景噪聲。其中1/f3區(qū)噪聲表示為:

式中:qmax為相關(guān)節(jié)點(diǎn)電容上的最大電荷量;ω1/f是1/f2與1/f3區(qū)的轉(zhuǎn)角頻率;是有源器件噪聲電流的功率譜密度;c0是直流分量,且c0=2Γdc,Γdc是脈沖靈敏度直流分量,可表示為:

式中:η為振蕩波形最大斜率與單級(jí)延遲單元延遲時(shí)間的乘積,通常接近于1;A與上升下降沿對(duì)稱(chēng)性有關(guān)。使用12 級(jí)前饋型VCO 在振蕩過(guò)程中對(duì)輸出節(jié)點(diǎn)負(fù)載電容充放電電流的匹配,保證了上升下降沿的對(duì)稱(chēng)性,使A近似為1,Γdc接近0,從而使1/f噪聲對(duì)相位噪聲的貢獻(xiàn)降到最低。1/f2區(qū)噪聲可表示為:

式中:Γrms為ISF 的均方根值。式(22)中可分別表示為:

式中:γ為與溝道長(zhǎng)度有關(guān)的熱噪聲系數(shù);gd0為漏源電壓為0 時(shí)的電導(dǎo)。由式(23)和式(24)可知,適當(dāng)增大N和最大化上升下降沿斜率可以降低ISF 的均方根,后者可由前饋型VCO 引入的額外電流通路來(lái)實(shí)現(xiàn),使用長(zhǎng)溝道器件不僅可以減小gd0,還可以使γ處于較小值,從而減少熱噪聲對(duì)相位噪聲的貢獻(xiàn)。延遲單元中的器件都使用了反相器,使用較少M(fèi)OS 管減小了噪聲源,優(yōu)化了相位噪聲[12]。

另外,電源電壓的波動(dòng)也會(huì)引起振蕩頻率的變化,導(dǎo)致相位噪聲惡化,VCO 振蕩頻率對(duì)電源電壓的敏感度可表示為:

式中:μ為遷移率;L為溝道長(zhǎng)度。為了降低VCO 對(duì)電源噪聲的敏感度,應(yīng)盡可能使用長(zhǎng)溝道MOS 器件,采用共源共柵結(jié)構(gòu)的屏蔽作用可以進(jìn)一步降低電源電壓對(duì)VCO 振蕩頻率的影響,從而優(yōu)化相位噪聲。同時(shí),產(chǎn)生的差分時(shí)鐘信號(hào)也有效抑制了環(huán)境噪聲對(duì)VCO 相位噪聲的貢獻(xiàn)。

3 結(jié)果與討論

基于22 nm 工藝版圖設(shè)計(jì)規(guī)則對(duì)VCO 電路進(jìn)行了版圖設(shè)計(jì),核心部分是12 個(gè)相同的VCO 延遲單元,其版圖如圖6 所示,該VCO 版圖尺寸為41.1 μm×27.9 μm。

圖6 所提出VCO 電路版圖Fig.6 Proposed VCO circuit layout

基于22 nm CMOS 工藝,采用Cadence 平臺(tái)Spectre 軟件對(duì)VCO 電路進(jìn)行后仿真,在8 GHz 時(shí)鐘頻率下,該VCO 輸出的12 相時(shí)鐘波形經(jīng)過(guò)buffer 整形之后,如圖7 所示,該波形時(shí)鐘周期約為0.125 ns。

圖7 VCO 輸出12 相時(shí)鐘波形Fig.7 VCO output 12-phase clock waveform

在TT、FF 和SS 三種工藝角下對(duì)控制電壓Vc進(jìn)行掃描,當(dāng)控制電壓的變化范圍為100～850 mV 時(shí),TT工藝角下振蕩器的輸出頻率范圍為2.21～11.23 GHz,得到頻率f與控制電壓Vc的關(guān)系曲線(xiàn)如圖8 所示,仿真結(jié)果表明,在整個(gè)控制電壓范圍內(nèi),該VCO 具有較好的調(diào)諧線(xiàn)性度。

圖8 VCO 振蕩頻率與控制電壓Vc的關(guān)系Fig.8 VCO oscillation frequency versus control voltage Vc

圖9 為所設(shè)計(jì)的VCO 在TT、FF 和SS 三種工藝角下相位噪聲的仿真結(jié)果。其中TT 工藝角下相位噪聲性能最好,在偏離本振信號(hào)1 MHz 頻率處的相位噪聲為-93.1 dBc/Hz,偏離本振信號(hào)10 MHz 處的相位噪聲為-114.05 dBc/Hz。

圖9 8 GHz 處VCO 的相位噪聲曲線(xiàn)Fig.9 Phase noise curves of VCO at 8 GHz

本文提出的VCO 與其他文獻(xiàn)的VCO 以工藝、電源電壓、調(diào)諧范圍、相位噪聲和功耗為指標(biāo)參數(shù)進(jìn)行了對(duì)比,如表1 所示。其中工藝使用了較先進(jìn)的22 nm 工藝,相對(duì)于文獻(xiàn)[4,13-15],所提出的VCO 具有非常寬的調(diào)諧范圍和較高的振蕩頻率,在相位噪聲方面,所提出的VCO 略?xún)?yōu)于文獻(xiàn)[4]和[15],在功耗方面也比文獻(xiàn)[13-15]要低一些。整體結(jié)果顯示,所提出的VCO 擁有很寬的調(diào)諧范圍、較好的相位噪聲和較低的功耗。

表1 與其他文獻(xiàn)VCO 性能對(duì)比Tab.1 Comparison of VCO performance with other literatures

4 結(jié)論

本文基于22 nm 工藝,設(shè)計(jì)了一種可產(chǎn)生12 相正交時(shí)鐘、寬頻率調(diào)諧范圍的前饋型VCO。該VCO 通過(guò)前饋通路構(gòu)成5 級(jí)Ring-VCO 提高了振蕩頻率;具有粗細(xì)調(diào)功能的頻率調(diào)節(jié)電路增大了頻率調(diào)諧范圍,實(shí)現(xiàn)了對(duì)頻率的精確調(diào)節(jié)。仿真結(jié)果表明: 所設(shè)計(jì)的VCO 在控制電壓范圍為100～850 mV 時(shí),輸出頻率范圍為2.21～11.23 GHz,且具有良好的調(diào)諧線(xiàn)性度,當(dāng)工作頻率為8 GHz 時(shí),振蕩器的相位噪聲為-93.1 dBc/Hz@1 MHz,-114.05 dBc/Hz@10 MHz,功耗為5.18 mW?；谏鲜鎏匦?該VCO 適用于相位插值型時(shí)鐘數(shù)據(jù)恢復(fù)電路。