張亭亭 廖勇 馬驍

摘要：數(shù)字信號處理技術飛速發(fā)展，系統(tǒng)分辨率不斷提高，對高精度、高性能的ADC芯片需求愈發(fā)迫切。性能的提高使得對ADC的全面測試也越發(fā)困難。文章針對一款16位8通道高精度ADC，從器件原理分析、模擬輸入端設計、相干采樣計算方面進行分析。基于Ultra Flex自動測試平臺，本研究完成了對該芯片較為全面的測試評估，取得了較為理想的結果。本研究可為ADC測試提供工程解決方案，可供芯片測試人員參考。

關鍵詞：ADC；自動測試系統(tǒng)；動態(tài)性能；評估

中圖分類號：TN407? 文獻標志碼：A

0 引言

在信息時代背景下，數(shù)字信號處理技術發(fā)展迅猛，但數(shù)字處理系統(tǒng)無法直接處理模擬信號。ADC作為模擬和數(shù)字世界的橋梁，可將現(xiàn)實世界物理量的模擬信號轉換為數(shù)字信號，以便后端數(shù)字系統(tǒng)進行相應處理［1］。模擬電子信號處理鏈如圖1所示。

近年來，隨著電子系統(tǒng)的分辨率和精度不斷提高，系統(tǒng)對ADC的精度提出了更高的要求。為保障系統(tǒng)的穩(wěn)定性和有效性，ADC在裝機前必須經過測試并給出詳細說明，以便設計師根據(jù)ADC的實測性能來確定系統(tǒng)的需求及使用條件［2］。鑒于此，本文基于Teradyne Ultra Flex測試平臺，對ADI生產的一款多通道16 bit ADC進行了相應的測試評估工作，并給出了關鍵電路設計及相應的靜態(tài)誤差參數(shù)和動態(tài)性能測試結果，可供設計師及從事芯片測試開發(fā)人員參考。

該芯片具有16 bit分辨率，8通道同時采樣轉換功能。功能如圖2所示。

該芯片主要由模擬輸入箝位保護、二階混頻濾波器、跟蹤保持放大器、16 bit電荷再分配逐次逼近型模數(shù)轉換器、數(shù)字濾波器、基準源、基準電壓緩沖器以及高速串行和并行接口組成。該芯片性能優(yōu)秀，在5 V單電源供電條件下，可處理±5 V和±10 V雙極性模擬輸入信號。其模擬輸入阻抗不隨采樣頻率變化，恒定為1MΩ，此特性大大降低了模擬輸入端的設計難度。此外，該芯片還具有過采樣調節(jié)功能，在特殊應用條件下，可以犧牲采樣速率為代價，提升信噪比。

1 測試方案

基于測試平臺，充分利用其資源?？傮w方案如下：該芯片功耗較低，在最大采樣率下工作電流不足30mA，因此可選擇測試系統(tǒng)的DC30電源通道提供芯片所需的數(shù)字及模擬電源電壓。數(shù)字控制引腳及數(shù)據(jù)輸出引腳連接至測試系統(tǒng)數(shù)字通道。利用數(shù)字通道驅動控制引腳至合適電平，配置ADC為合適的狀態(tài)。數(shù)據(jù)輸出由系統(tǒng)數(shù)字通道的DSSC俘獲并存儲方便后續(xù)處理計算。

至于模擬輸入端，測試系統(tǒng)具備8路單端模擬信號輸出通道，能滿足芯片8通道同時測試需求，但測試系統(tǒng)自帶的模擬信號板卡在單端輸出模式下最大只能提供5 Vpp模擬信號，直接應用無法滿足該芯片±10 V測試需求。因此，本文采用放大電路先將測試系統(tǒng)提供的信號進行放大，然后再提供給芯片模擬輸入端的方式。采用運放同相放大電路，綜合考慮測試系統(tǒng)能力以及芯片測試條件，選擇放大倍數(shù)為5，運放芯片選擇ADI公司生產的AD845。該芯片采用±15 V雙電源供電，輸出擺幅大于±12.5 V，輸入失調電壓0.25mV，建立時間350 ns，壓擺率100 V/μs，20 Vpp條件下滿功率帶寬1.75MHz。待測ADC芯片最大采樣率200 kHz，測試模擬輸入信號頻率1 kHz，信號最大幅度20 Vpp（±10 V）。運放AD845完全能滿足測試需要。設計完成的運放放大電路如圖3所示。

其中，VS1+，VS1-由測試系統(tǒng)電源通道提供±15 V電源，IN1端由SMA接頭連接至測試系統(tǒng)模? 擬信號第一通道輸出端（采用單端輸出），運放輸出端V1連接至被測芯片第一通道模擬輸入端。如圖3所示，電阻R1=R13=20 K，R3=R9=4 K，同相放大電路放大倍數(shù)由式（1）計算。

V1=VIN1×R13R13+R9×（1+R1R3）（1）

實際測試時根據(jù)所選滿量程及放大倍數(shù)設置系統(tǒng)模擬信號幅值即可。

2 結果分析

2.1 靜態(tài)性能

靜態(tài)參數(shù)主要包括微分非線性誤差（DNL）、積分非線性誤差（INL）、增益誤差（EG）以及零點誤差（EZ）。針對ADC靜態(tài)參數(shù)，一般采用碼密度直方圖的測試方法［3-4］，該方法已非常成熟，并作為標準測試方法為各大廠商所采用，此處不再詳述其原理。在該方法中，模擬輸入信號可采用低頻正弦或者斜波信號。若采用正弦信號，在整個ADC輸入范圍內，電壓非均勻分布。因此，各轉換碼值出現(xiàn)的概率并不相等，這無疑增大了參數(shù)的計算難度。而斜波信號在ADC整個輸入范圍電壓呈均勻分布，理論上各轉換碼值出現(xiàn)的概率相等，因而方便計算。因此，本文采用斜波測試法進行靜態(tài)參數(shù)測試。

在實際測試中，設置芯片采樣率為200 KSPS，每個code值取32次，8通道共計16M數(shù)據(jù)。測試系統(tǒng)俘獲輸出碼值擬合曲線如圖4所示。由圖4可知，ADC轉換曲線正常，無異常毛刺或凸起。DNL曲線如圖5所示，可見DNL值多分布于-0.45～0.45區(qū)間，少數(shù)值超出該范圍，最大值在0.7 LSB左右，相比器件說明書datasheet（以下簡稱《手冊》）提供的典型DNL曲線圖略差，但也滿足手冊中-0.99 LSB～+0.99 LSB的要求。

INL曲線如圖6所示。INL曲線為DNL積分所得，其值分布于-1.7～+0.5，滿足手冊±2 LSB要求。靜態(tài)參數(shù)測試結果如表1所示，其中EG+、EG-分別表示雙極性輸入信號下的正滿量程誤差和負滿量程誤差。

2.2 動態(tài)性能

ADC動態(tài)參數(shù)一般包括信噪比（SNR）、信納比（SINAD）、無雜散動態(tài)范圍（SFDR）、總諧波失真（THD）等頻域參數(shù)［5］。ADC的動態(tài)測試通常采用基于DSP技術［6］的頻域測試方法。即在時鐘同步條件下，對數(shù)據(jù)進行相干采樣，利用快速傅里葉變換（FFT）得到頻譜，根據(jù)頻譜信息計算相應動態(tài)指標［7-8］。

快速傅里葉變換（FFT）要求采樣點數(shù)必須為2的整數(shù)次冪，因此可取采樣點數(shù)為65 536。依據(jù)手冊輸入模擬信號頻率為1 kHz。按照相干采樣理論，計算公式如式（2）所示。

FSN=ftM（2）

其中，F(xiàn)s為采樣頻率，實際測試采用200 KSPS，N為采樣點數(shù)，ft為模擬信號頻率，M為頻譜Bin，也是實際測試系統(tǒng)輸出完整正弦波數(shù)量。將Fs=200 kHz，N=65 536，ft=1 kHz代入式（2），可得M=327.68，基頻f0=FS/N=3.052 Hz。M必須為整數(shù)，且M、N為互質數(shù)。因此，可取M=329，此時輸出頻率ft=M×f0=1.004 028 320 312 kHz。在實際測試中，正弦信號按此條件設置信號頻率，幅度設置為-1 dBFS。圖7為200 KSPS采樣頻率，65 K采樣點條件下輸出信號時域圖（圖中僅顯示前4 096采樣點）。信號頻譜如圖8所示。

由圖8可知，輸出信號頻譜較好，諧波主要集中在前4階，雜散和高階諧波較少，噪底穩(wěn)定在較低水平。經進一步計算主要動態(tài)參數(shù)值，如表2所示。

由表2數(shù)據(jù)可見，各通道測試值無明顯差異，一致性較好。實際測試值與手冊參數(shù)表給出的典型值較為符合。測試程序較好地反映了芯片的實際性能。

該芯片還具備過采樣調節(jié)功能，過采樣倍數(shù)由引腳OS［2∶0］狀態(tài)控制，具體如表3所示。若選擇過采樣倍率為8，則芯片在下一個轉換信號上升沿采集各通道的第一個樣點，一個內部產生的采樣信號采集所有通道的剩余7個樣點，然后對這些樣點取平均值，從而改善了SNR性能。

選擇任意通道對過采樣性能進行測試。按照手冊要求，輸入信號頻率為130 Hz，信號幅度為-1dBFS。當設置為16倍過采率時，最大采樣率為12.5 kHz。按照式（2）進行相干采樣計算，選擇采樣率12.5 kHz，采樣點數(shù)為65 536，頻譜bin M選擇683，則輸入信號頻率為130.271 9 Hz。最終得出測試結果如表4所示。

圖9為±10 V輸入，16倍過采樣率下的輸出頻譜圖。對比圖9和圖8可知，開啟過采樣后，輸出頻譜噪底明顯下降，高階諧波和雜散稍有增大，SNR明顯改善?？傮w而言，該芯片性能優(yōu)秀，實際測試值均滿足手冊指標要求。

3 結語

本文研究了基于ATE測試系統(tǒng)的高精度ADC的測試，提出了測試系統(tǒng)指標不滿足測試要求情況下的解決方案，給出了主要電路設計及實際相干采樣計算方法，較為完整地完成了一款多通道高精度ADC的測試評估。本研究為基于ATE測試高精度ADC提供了解決方案，可供從事芯片測試開發(fā)人員參考，具有一定的工程應用價值。

參考文獻

［1］周淑千，陳鐵兵.集成電路產業(yè)發(fā)展現(xiàn)狀與趨勢展望［J］.新材料產業(yè)，2019（10）：8-12.

［2］ADI大學計劃.ADI高速設計技術［M］.北京：電子工業(yè)出版社，2010.

［3］BURNS M，RDBERTS G W.混合信號集成電路測試與測量［M］.北京：電子工業(yè)出版社，343-347.

［4］方穗明，王占倉.碼密度法測量模數(shù)轉換器的靜態(tài)參數(shù)［J］.北京工業(yè)大學學報，2006（11）：977-981.

［5］謝鵬.高速ADC器件的動態(tài)測試技術研究［J］.電子元器件應用，2009（9）：82-83.

［6］MAHONEY M. DSP-based testing of analog and mixed-signal circuits［M］.Washington，D. C.： IEEE Computer Society Perss，1987.

［7］鄧若漢，余金金，王洪彬，等.基于Lab VIEW的ADC綜合性能測試系統(tǒng)［J］.科學技術與工程，2012（19）：4653-4658.

［8］KESTER W. Understand SINAD，ENOB，SNR，THD，THD+N，and SFDR so you dont get lost in the noise floor［J］.Analog Devices，2009（6）：5-16.

（編輯 王永超）

Research on test method of high precision Analog-to-Digital converter （ADC）

Zhang? Tingting， Liao? Yong， Ma? Xiao

（Defense Technology Research and Test Center of China Aerospace Science & Indμstry Corp， Beijing 100854， China）

Abstract：? With the rapid development of digital signal processing technology and the improvement of the resolution of electronic system， the demand of high-precision and high-performance ADC is becoming more and more urgent. Development of performance also make it difficult to evaluate an ADC. In this paper， a 16-bit 8-channel high precision ADC is analyzed from device principle， analog input design and coherent sampling calculation. A comprehensively test and evaluation is completed and satisfactory results are obtained based on Ultra Flex Automatic Test system. The study of this paper can provide engineering solutions for ADC testing and can be used as reference for test engineer.

Key words： ADC; automatic test equipment; dynamic performance; evaluation