田麗平

（華東交通大學(xué)電氣與電子工程學(xué)院，江西南昌 330013）

IEC61850-9-2標(biāo)準(zhǔn)下合并單元的研制

田麗平

（華東交通大學(xué)電氣與電子工程學(xué)院，江西南昌 330013）

針對(duì)當(dāng)前合并單元的研究現(xiàn)狀，分析了合并單元的采樣值映射模型IEC61850-9-2及其實(shí)現(xiàn)方法，在此基礎(chǔ)上設(shè)計(jì)了一種基于現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）的合并單元裝置。該裝置通過(guò)在FPGA芯片上配置NiosII軟核處理器和相關(guān)接口，完成合并單元同步、多路數(shù)據(jù)接收和處理以及以太網(wǎng)通信等功能，能滿足電子式互感器數(shù)字接口的要求。

IEC61850-9-2；合并單元；FPGA

數(shù)字化變電站建設(shè)是當(dāng)前電力建設(shè)的一個(gè)熱點(diǎn)。但在進(jìn)行傳統(tǒng)變電站數(shù)字化改造的過(guò)程中，亦或是新建的數(shù)字化變電站中，在過(guò)程層網(wǎng)絡(luò)采用的是IEC61850-9-1標(biāo)準(zhǔn)或是IEC60044-8協(xié)議，并未真正意義上實(shí)現(xiàn)數(shù)字化。隨著以太網(wǎng)技術(shù)的發(fā)展，變電站過(guò)程層、間隔層以及站控層將逐漸實(shí)現(xiàn)總線化，合并單元作為過(guò)程層的核心設(shè)備，采用IEC61850-9-2標(biāo)準(zhǔn)，實(shí)現(xiàn)互感器或合并單元與間隔層設(shè)備的數(shù)字化連接，將勢(shì)在必行。

1 合并單元的研究現(xiàn)狀

合并單元主要實(shí)現(xiàn)變電站電流、電壓等模擬量數(shù)據(jù)的同步采集，經(jīng)合并處理后，按IEC 61850標(biāo)準(zhǔn)規(guī)定的通信規(guī)約進(jìn)行應(yīng)用數(shù)據(jù)單元（APDU）組幀并通過(guò)以太網(wǎng)實(shí)時(shí)發(fā)出，供給間隔層設(shè)備使用。

合并單元的定義（merging unit，MU）首次在IEC60044-8標(biāo)準(zhǔn)中提出，如圖1所示，標(biāo)準(zhǔn)中對(duì)數(shù)字輸出規(guī)定的典型做法是將7個(gè)電流和5個(gè)電壓的二次變換器組成一個(gè)合并單元，然后組成以太網(wǎng)信息幀發(fā)送給二次保護(hù)、測(cè)控設(shè)備。

隨后頒布的IEC61850-9-1/2標(biāo)準(zhǔn)［1-2］對(duì)合并單元的通信方式做了進(jìn)一步定義，通過(guò)串行單向多路點(diǎn)對(duì)點(diǎn)和基于過(guò)程總線的特殊通信服務(wù)映射（SCSM）實(shí)現(xiàn)采樣值的傳輸，增強(qiáng)了采樣值傳輸模型映射的完備性。

圖1 合并單元模型Fig.1 Model of merging unit

當(dāng)前國(guó)內(nèi)研究的合并單元大多是基于IEC61850-9-1標(biāo)準(zhǔn)或是IEC60044-8協(xié)議，采用專用數(shù)據(jù)集，幀格式固定，輸入通道為12路，不允許改變。表1分析比較了3種標(biāo)準(zhǔn)的合并單元，從表1可以看出，IEC61850-9-1部分遵循了IEC60044-7/8標(biāo)準(zhǔn)對(duì)合并單元的設(shè)定，只支持采樣值報(bào)文傳輸（SendMSVMessage）服務(wù)，不支持采樣值控制塊讀/采樣值控制塊寫(xiě)（GetMSVCBValues/SetMSVCBValues）等控制服務(wù)，映射方法相對(duì)固定、簡(jiǎn)單，比較容易實(shí)現(xiàn)。目前，IEC TC57 WG10正在制定IEC 61850系列標(biāo)準(zhǔn)第2版，撤消了FT3幀格式及IEC 61850-9-1，推薦使用IEC 61850-9-2［3］。

表1 合并單元比較Tab.1 Comparison of merging unit

IEC61850-9-2由于具有眾多優(yōu)勢(shì)而被國(guó)外廠家大力推廣，國(guó)內(nèi)也正在緊鑼密鼓的對(duì)基于IEC61850-9-2的合并單元進(jìn)行研究。但由于IEC61850-9-2涉及比較復(fù)雜的制造報(bào)文規(guī)范（MMS）協(xié)議，同時(shí)對(duì)通信網(wǎng)絡(luò)性能有很高的要求，目前有一定的實(shí)現(xiàn)難度。為此，IEC委員會(huì)專門(mén)出版了針對(duì)9-2的LightEdition，專門(mén)針對(duì)9-2的應(yīng)用提供了指導(dǎo)，并對(duì)一些參數(shù)進(jìn)行了固化［4-5］。隨著數(shù)字化變電站建設(shè)的進(jìn)程，IEC61850-9-2標(biāo)準(zhǔn)下合并單元的研究迫在眉睫。

基于以上情況，利用FPGA豐富的I/O口和快速計(jì)算能力等優(yōu)勢(shì)［6］實(shí)現(xiàn)合并單元的所有功能，功能結(jié)構(gòu)如圖2所示，其中，F(xiàn)T3為幀格式；1PPS為秒脈沖；GOOSE為面向通用對(duì)象的變電站事件。

2 合并單元映射實(shí)現(xiàn)

圖2 合并單元功能結(jié)構(gòu)框圖Fig.2 Frame figure of merging unit

IEC61850-9-2規(guī)定了間隔層和過(guò)程層之間通信的特定通信服務(wù)映射SCSM，除了支持映射到數(shù)據(jù)鏈路層，還支持制造報(bào)文協(xié)議MMS的映射。從圖3可以看出，采樣值傳輸作為一種快速報(bào)文傳輸服務(wù)，直接由SendMSVMessage服務(wù)被映射到了以太網(wǎng)鏈路層，保證了數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性快速性的要求。雖然IEC61850-9-2支持向MMS映射，但由于MMS的復(fù)雜性，一般在合并單元暫不進(jìn)行實(shí)現(xiàn)，目前暫時(shí)考慮實(shí)現(xiàn)“SendMSVMessage”服務(wù)。其中SMV為采樣值。

IEC61850-9-2采樣值應(yīng)用協(xié)議數(shù)據(jù)單元（AP?DU）采用與基本編碼規(guī)則（BER）相關(guān)的ASN.1語(yǔ)法對(duì)通過(guò)ISO/IEC8802-3傳輸?shù)牟蓸又敌畔⑦M(jìn)行編碼。

圖3 采樣值模型特定通信服務(wù)映射Fig.3 Specific communication service mapping of the sample value model

3 合并單元功能分析及系統(tǒng)總體方案

合并單元是電子式互感器接口的重要組成部分，主要功能是同步采集多路電子式電壓互感器（ECT），電子式電流互感器（EVT）輸出的數(shù)字信號(hào)后按照標(biāo)準(zhǔn)規(guī)定的格式發(fā)送給保護(hù)、測(cè)控設(shè)備。

根據(jù)系統(tǒng)需要，由于合并單元同時(shí)處理的數(shù)據(jù)量非常大，這就要求硬件系統(tǒng)必須具備快速處理信號(hào)的能力，而且還要有大規(guī)模的存儲(chǔ)設(shè)備來(lái)存儲(chǔ)這些數(shù)據(jù)，更需要完善的通信網(wǎng)絡(luò)來(lái)實(shí)現(xiàn)信息的交互。大規(guī)模集成電路FPGA具有集成度高，開(kāi)發(fā)靈活，功能強(qiáng)大等優(yōu)點(diǎn)，利用FPGA硬件優(yōu)勢(shì)，選用Altera公司32位Nios II CPU軟核的FPGA作為核心模塊，實(shí)現(xiàn)合并單元的所用功能，其硬件系統(tǒng)結(jié)構(gòu)如圖4所示。IEC60044規(guī)定互感器的測(cè)量值和保護(hù)值精度要求不同，因此，在設(shè)計(jì)時(shí)使用兩個(gè)采樣值控制塊及相應(yīng)的通信服務(wù)分別控制測(cè)量值和保護(hù)值傳輸，如圖4所示。通信系統(tǒng)由以太網(wǎng)控制器DM9000A完成。

4 合并單元功能的實(shí)現(xiàn)

圖4 合并單元硬件結(jié)構(gòu)Fig.4 Hardware structure of merging unit

設(shè)計(jì)中，分以下4個(gè)模塊實(shí)現(xiàn)合并單元的功能。

4.1 同步模塊

時(shí)鐘同步系統(tǒng)是數(shù)字化變電站建設(shè)中的關(guān)鍵環(huán)節(jié)。合并單元同步功能的實(shí)質(zhì)是實(shí)現(xiàn)電流、電壓的采樣同步，它包括：①接收校驗(yàn)同步信號(hào)；②向采樣設(shè)備發(fā)送同步信號(hào)；③同步信號(hào)異常處理［7-8］。

IEC61850標(biāo)準(zhǔn)定義了3個(gè)等級(jí)的采樣值同步準(zhǔn)確度：T3，T4和T5。T3等級(jí)要求為25 μs，用于配電線路保護(hù)；T4等級(jí)要求為4 μs，用于輸電線路保護(hù)；T5等級(jí)要求為1 μs，用于計(jì)量［2］。過(guò)程層采樣值要求最高，同步精度達(dá)到亞微秒級(jí)。目前的同步方案一般采用站內(nèi)統(tǒng)一的GPS時(shí)鐘信號(hào)，通過(guò)脈沖對(duì)時(shí)網(wǎng)和通信網(wǎng)絡(luò)，給需要時(shí)間標(biāo)簽的合并單元、互感器等設(shè)備對(duì)時(shí)，此方案滿足不了T5等級(jí)的要求，所以需要對(duì)其進(jìn)行分頻。利用FPGA內(nèi)嵌的鎖相環(huán)（PLL）技術(shù)對(duì)時(shí)鐘信號(hào)進(jìn)行分頻［9］。

設(shè)計(jì)中，F(xiàn)PGA的全局時(shí)鐘管腳作為GPS接收信號(hào)輸入端，對(duì)GPS信號(hào)進(jìn)行可靠識(shí)別，確認(rèn)正確后，準(zhǔn)備發(fā)送采樣信號(hào)給各路A/D；如果GPS信號(hào)異常，F(xiàn)PGA需要一邊發(fā)出告警信號(hào)，啟用備用同步信號(hào)，一邊實(shí)時(shí)跟蹤GPS信號(hào)何時(shí)恢復(fù)正常，若恢復(fù)正常后，能夠馬上啟用GPS信號(hào)。

4.2 數(shù)據(jù)接收模塊

數(shù)據(jù)接收模塊的任務(wù)之一是對(duì)各通道數(shù)據(jù)的接收和校驗(yàn)，任務(wù)之二是對(duì)各通道數(shù)據(jù)排序。下面主要對(duì)數(shù)據(jù)通道排序模塊進(jìn)行介紹。雖然采用了同步信號(hào)進(jìn)行數(shù)據(jù)采集，但是數(shù)據(jù)在傳遞過(guò)程中的具體情況不同，以致到達(dá)合并單元的順序不同，因此需要利用FPGA的先入先出隊(duì)列（FIFO）來(lái)完成此功能。FIFO存儲(chǔ)器是按先入先出的秩序?qū)?shù)據(jù)進(jìn)行存儲(chǔ)和讀取，即在寫(xiě)入第k-1路數(shù)據(jù)后再寫(xiě)入第k路數(shù)據(jù)。實(shí)現(xiàn)過(guò)程：數(shù)據(jù)校驗(yàn)無(wú)誤后，由write_data模塊將數(shù)據(jù)寫(xiě)入FIFO，當(dāng)寫(xiě)滿一個(gè)采集包時(shí)，通知read_data模塊讀取數(shù)據(jù)。另外，為保證系統(tǒng)正常運(yùn)行，需要設(shè)置一計(jì)數(shù)器time_over，當(dāng)某路數(shù)據(jù)故障無(wú)法到達(dá)時(shí)，time_over模塊設(shè)置一最大等待時(shí)間［10］，如果超時(shí)，該路數(shù)據(jù)輸入為0，等待接收下一路數(shù)據(jù)。

4.3 邏輯判別模塊

合并單元對(duì)斷路器、刀閘狀態(tài)的GOOSE信息，進(jìn)行邏輯判別，從而選擇合適電子式電壓互感器的電壓送至間隔層的保護(hù)、測(cè)控和計(jì)量等智能電子設(shè)備，并在故障時(shí)發(fā)送告警信息。

4.4 數(shù)據(jù)發(fā)送模塊

各路數(shù)據(jù)接收完成后，將它們按IEC61850-9-2標(biāo)準(zhǔn)規(guī)定進(jìn)行信息封裝組幀通過(guò)以太網(wǎng)實(shí)時(shí)發(fā)出。采樣值包括保護(hù)值和測(cè)量值，IEC61850規(guī)定兩者的采樣頻率不同，在發(fā)送時(shí)兩者是互斥的訪問(wèn)以太網(wǎng)控制器，如果兩種數(shù)據(jù)同時(shí)發(fā)送時(shí)，為保證保護(hù)值的時(shí)延最小，算法需優(yōu)先發(fā)送保護(hù)值。DM9000A內(nèi)部有16 KB的SRAM用來(lái)作為收發(fā)數(shù)據(jù)的緩沖區(qū)，可以同時(shí)保存2個(gè)完整的以太網(wǎng)幀，設(shè)計(jì)時(shí)將發(fā)送緩沖區(qū)看作2個(gè)獨(dú)立發(fā)送緩存區(qū)，可分別標(biāo)記為index I和index II。采樣值發(fā)送過(guò)程如下：

FPGA首先將要發(fā)送的一幀數(shù)據(jù)寫(xiě)入index I中，啟動(dòng)發(fā)送該幀數(shù)據(jù)，DM9000A對(duì)數(shù)據(jù)組幀后，開(kāi)始發(fā)送。在發(fā)送數(shù)據(jù)的同時(shí)，下一幀數(shù)據(jù)將寫(xiě)入index II中，當(dāng)index I中的數(shù)據(jù)發(fā)送完成后，啟動(dòng)網(wǎng)絡(luò)控制器發(fā)送index II中的數(shù)據(jù)，同時(shí)將要發(fā)送的下一幀數(shù)據(jù)寫(xiě)入index I。在程序中可以通過(guò)檢測(cè)網(wǎng)絡(luò)狀態(tài)寄存器NSR判斷哪個(gè)緩存區(qū)中的數(shù)據(jù)發(fā)送完畢。通過(guò)對(duì)這兩個(gè)發(fā)送緩存區(qū)進(jìn)行如此輪流操作，從而有效的避免了處理器的等待時(shí)間，提高數(shù)據(jù)發(fā)送的效率和速度。實(shí)際中為了提高效率，也可以采用中斷方式發(fā)送數(shù)據(jù)。

5 結(jié)束語(yǔ)

合并單元作為數(shù)字化變電站過(guò)程怪的核心裝置，針對(duì)合并單元的研究現(xiàn)狀，遵循IEC 61850-9-2標(biāo)準(zhǔn)，采用單機(jī)片F(xiàn)PGA實(shí)現(xiàn)合并單元的所有功能。該方案硬件電路簡(jiǎn)單，選擇性靈活，保證數(shù)字化變電站過(guò)程層和間隔層信息交換的可靠性和實(shí)時(shí)性，同時(shí)也為實(shí)現(xiàn)變電站數(shù)字化提供了支持。

［1］李永宙，李風(fēng).IEC 61850第2版簡(jiǎn)介及其在智能電網(wǎng)中的應(yīng)用展望［J］.電網(wǎng)技術(shù)，2010，34（4）：11-16.

［2］ IEC 61850 Communication Networks and Systems in Substations［EB/OL］.（2005-10-23）［2012-01-16］.http://scl-validator.erlm.siemens.de/validator/upload.html.

［3］胡國(guó)，唐成虹，徐子安，等.數(shù)字化變電站新型合并單元的研制［J］.電力系統(tǒng)自動(dòng)化，2010，34（24）：51-54.

［4］何衛(wèi)，王永福，繆文貴.IEC 61850深層次互操作試驗(yàn)方案［J］.電力系統(tǒng)自動(dòng)化，2007，31（6）：103-107.

［5］樊陳，呂曉榮，高春雷.基于IEC 61850過(guò)程層總線合并單元的研究［J］.江蘇電機(jī)工程，2010，29（2）：25-29.

［6］陳小毛，陳尚松.32位軟核處理器NIOS II的以太網(wǎng)接口設(shè)計(jì)與實(shí)現(xiàn)［J］.電子測(cè)量技術(shù)，2007，30（1）：150-151.

［7］劉琨，周有慶，張午陽(yáng)，等.電子式互感器合并單元時(shí)間同步問(wèn)題的解決方法［J］.電力系統(tǒng)通訊，2006，27（161）：71-75.

［8］殷志良，劉萬(wàn)順，楊奇遜，等.一種遵循IEC61850標(biāo)準(zhǔn)的合并單元同步的實(shí)現(xiàn)新方法［J］.電力系統(tǒng)自動(dòng)化，2004，28（11）：57-61.

［9］李紅斌，余春雨.電子式互感器數(shù)字輸出的研究［J］.高電壓技術(shù)，2004，30（2）：10-11.

［10］姚靜，鄭建勇，梅軍，等.基于FPGA的合并單元數(shù)據(jù)接收及處理模塊的實(shí)現(xiàn)［J］.電工電氣，2009（7）：14-18.

AResearch on Merging Unit Based on IEC61850-9-2

Tian Liping
（School of Electrical and Electronic Engineering，East China Jiaotong University，Nanchang 330013，China）

Aiming at the current research situation of the merging unit，the value of the merging sampling unit mapping model IEC61850-9-2 and its implementation are analyzed.A merging unit based on FPGA is designed.This device realizes the functions of merging unit synchronization，multi-channels acquisition，and Ethernet communication by configuring NiosII soft core CPU and some modules on a PFGA.This method can fulfill the requirements of reliability for electronic transducer.

IEC61850-9-2；merging unit；FPGA

TM45

A

1005-0523（2012）03-0036-04

2012-02-13

華東交通大學(xué)科研項(xiàng)目（10DQ03）

田麗平（1981－），女，碩士，研究方向?yàn)樽冸娬揪C合自動(dòng)化。