朱興華

（珠海方正印刷電路板發(fā)展有限公司，廣東 珠海 519175）

陳苑明 何 為

（電子科技大學(xué)應(yīng)用化學(xué)系，四川 成都 610054）

新一代移動(dòng)通信、“云計(jì)算”等信息技術(shù)的發(fā)展驅(qū)使高速數(shù)字系統(tǒng)的主頻在不斷提高，信號(hào)傳輸速度高速增長，數(shù)字邏輯電路的頻率已經(jīng)達(dá)到甚至超過45 MHz ～50 MHz；印制電路板（Printed Circuit Board，PCB）作為高速數(shù)字互連系統(tǒng)的載體，直接影響信號(hào)傳輸可靠性，PCB信號(hào)完整性問題備受關(guān)注[1]-[3]。高速信號(hào)是通過PCB的互連線結(jié)構(gòu)（傳輸線和過孔）實(shí)現(xiàn)傳輸，因內(nèi)外學(xué)者均有對(duì)PCB互連線設(shè)計(jì)與仿真的研究[4][5]，但是將仿真設(shè)計(jì)直接應(yīng)用于實(shí)際制作工藝的研究甚少。本文針對(duì)PCB互連線設(shè)計(jì)和制作工藝對(duì)信號(hào)完整性的影響的關(guān)鍵問題進(jìn)行了系統(tǒng)的分析和綜述。

1 信號(hào)完整性問題的形式

信號(hào)完整性是指信號(hào)未受到損傷的一種狀態(tài)，它表示信號(hào)質(zhì)量和信號(hào)傳輸后仍保持正確的功能特性，良好的信號(hào)完整性是指在需要時(shí)信號(hào)仍能以正確的時(shí)序和電壓電平值做出響應(yīng)。高速數(shù)字系統(tǒng)中，器件的參數(shù)、PCB的布局、高速信號(hào)的布線等因素都會(huì)引起信號(hào)完整性問題，導(dǎo)致信號(hào)失真、定時(shí)錯(cuò)誤和不正確的數(shù)據(jù)傳輸，電路工作不正常，甚至系統(tǒng)崩潰。信號(hào)完整性問題主要來源于反射、串?dāng)_與電磁干擾等。

1.1 反射

信號(hào)源產(chǎn)生帶有能量的信號(hào)，信號(hào)沿傳輸線傳播時(shí)，其路徑上的每一段都有相應(yīng)的瞬態(tài)阻抗，只要瞬態(tài)阻抗發(fā)生了改變，部分信號(hào)都將沒著與原傳播方向相反的方向回傳，而另一部分將繼續(xù)傳播，但幅度有所改變，將瞬態(tài)阻抗發(fā)生改變的地方稱為阻抗突變，是阻抗突變引起了反射，反射會(huì)使信號(hào)質(zhì)量下降，形成振鈴現(xiàn)象。減小與消除反射方法是根據(jù)傳輸線的特性阻抗在其發(fā)送端或接收端進(jìn)行終端阻抗匹配，從而使源反射系數(shù)或負(fù)載反射系數(shù)為0[6]。

1.2 串?dāng)_

信號(hào)在傳輸線上傳播時(shí)，由于電磁場(chǎng)的相互耦合而產(chǎn)生不期望的噪聲電壓信號(hào)稱為信號(hào)串?dāng)_，串?dāng)_超出一定的值將引發(fā)電路誤動(dòng)作從而導(dǎo)致系統(tǒng)無法正常工作。串?dāng)_分為容性串?dāng)_和感性串?dāng)_兩類, 感性串?dāng)_的比例要比容性串?dāng)_大得多。減小容性串?dāng)_，可以通過加大信號(hào)線間距，減小平行走線長度，且在布線空間允許的條件下在串?dāng)_嚴(yán)重的兩條信號(hào)線間加入一根地線；對(duì)于感性串?dāng)_，應(yīng)盡量減小環(huán)路的面積，在允許的范圍內(nèi)盡量消除這個(gè)環(huán)路，避免信號(hào)共用回路。

1.3 電磁干擾

電磁干擾是指任何可能引起裝置、設(shè)備、傳輸通道或系統(tǒng)的性能降低的電磁現(xiàn)象。電磁干擾可能是電磁噪聲、無用信號(hào)或傳播媒介自身的變化。在高速PCB及系統(tǒng)設(shè)計(jì)中，高頻信號(hào)線，芯片的引腳、接插件等都可能成為具有天線特生的電磁輻射干擾源。減小電磁干擾的主要途徑包括屏蔽、濾波、消除電流環(huán)路與盡量降低器件的速度。

2 高速PCB設(shè)計(jì)與信號(hào)完整性

PCB技術(shù)的發(fā)展趨勢(shì)表現(xiàn)為小型化、高密度與集成化，其作為高速傳輸系統(tǒng)中心平臺(tái)，對(duì)信號(hào)完整性的影響成為高速PCB的重點(diǎn)和難點(diǎn)[7]。繼孔、線、層等作為PCB重點(diǎn)研究對(duì)象后，信號(hào)完整性成為PCB另一個(gè)核心研究方向。在20年前，PCB被當(dāng)作是用來連接各個(gè)元件的無源器件，其設(shè)計(jì)只需保證走線在元件管腳之間的連接是正確的，不需要考慮PCB對(duì)電路性能的影響。近年來，隨著時(shí)鐘頻率的提高或上升邊的減小，PCB的設(shè)計(jì)需要考慮走線的各種寄生效應(yīng)，如電阻、電容和電感，每條走線之間的相互影響，以及走線和PCB外部環(huán)境的相互影響，這些影響將導(dǎo)致信號(hào)完整性問題[8]。

PCB設(shè)計(jì)常依照IBIS（Input/Output Buffer Information Specification）模型或SPICES（imulation program with integrated circuit emphasis）模型進(jìn)行設(shè)計(jì)。PCB設(shè)計(jì)對(duì)信號(hào)完整性的影響與仿真，國內(nèi)外在理論研究和工程實(shí)踐方面已取得很大進(jìn)展。目前PCB已經(jīng)大量應(yīng)用的高密度互連技術(shù)（HDI），即從信號(hào)完整性角度采用短線、薄層、淺孔（激光盲孔）設(shè)計(jì)[9]。

2.1 過孔設(shè)計(jì)對(duì)信號(hào)的影響

常見的印制電路板過孔設(shè)計(jì)有很多類型，如通孔、埋孔、盲孔（包括機(jī)械盲孔和激光盲孔）等，并可通過Stacked Via（堆疊導(dǎo)通孔）、Via on Hole（孔上導(dǎo)通孔）、Interstitial Via Hole（中間孔、埋盲孔）等結(jié)構(gòu)在同一PCB中進(jìn)行組合設(shè)計(jì)。從技術(shù)成熟度和制造成本的角度，不同的PCB布線設(shè)計(jì)決定了不同的過孔結(jié)構(gòu)。但這些常見的過孔結(jié)構(gòu)對(duì)高速信號(hào)傳輸造成了不同程度的影響。當(dāng)前出現(xiàn)了很多新型的過孔結(jié)構(gòu)設(shè)計(jì)，對(duì)降低信號(hào)傳輸?shù)膿p失具有不錯(cuò)的效果。

Y. Kim等[10]通過Ansoft Maxwell Q3D仿真研究發(fā)現(xiàn)同軸過孔結(jié)構(gòu)有很好的屏蔽作用，可有效降低高傳輸損失。過孔反鉆（Back Drill）技術(shù)可減小過孔的多余銅樁(Stub)，避免過長Stub對(duì)高頻信號(hào)產(chǎn)生的輻射和衰減，提高差分過孔對(duì)MGHz信號(hào)傳輸?shù)馁|(zhì)量；雙直徑（Dual）過孔技術(shù)通過減小過孔多余部分的孔徑，大大減小過孔的寄生參數(shù)，提高差分對(duì)過孔對(duì)MGHz信號(hào)傳輸?shù)母哳l性能[11]。采用全波電磁仿真軟件建立導(dǎo)通孔三維物理模型，減小過孔孔徑、減小過孔長度和減小過孔多余部分（Stub）的長度可保證GHz信號(hào)傳輸?shù)牟迦霌p耗在可控范圍[12]。采Ansoft HFSS仿真，減小過孔孔徑和采用反鉆技術(shù)（Back Drill）技術(shù)，可極大改善過孔傳輸特性，并減小反射的能量[13]。

2.2 傳輸線設(shè)計(jì)對(duì)信號(hào)的影響

傳輸線是高速信號(hào)最重要的傳輸路徑。當(dāng)邏輯元件的方波信號(hào)之上升時(shí)間（Tr）極短，若令該信號(hào)于板面某長度導(dǎo)線中飛行時(shí)，Tr對(duì)該“飛時(shí)”（Tpd）的比值在5倍到8倍之間者，即該導(dǎo)線的行為即可稱為傳輸線。PCB的傳輸線由信號(hào)線、參考層以及介質(zhì)層共同組成。假設(shè)Tr為1 ns，Tpd快到200 ps，將其換算到FR-4板上實(shí)際的傳輸線約為3 cm，故當(dāng)Tr為1 ns時(shí)，F(xiàn)R-4板線路超過3 cm時(shí)即進(jìn)入傳輸線之體系。傳輸線體系中出現(xiàn)的任何缺口、針孔、凹陷、介質(zhì)缺陷等，均將造成不良的傳輸效應(yīng)[14][15]。甘平等[16]結(jié)合全電荷格林函數(shù)法與矩量法提取高速PCB傳輸線的分布，找出影響信號(hào)傳輸性能的各種參數(shù)，優(yōu)化了信號(hào)的傳輸特性。A. Dounavis等[17]采用被動(dòng)封閉形式模型仿真?zhèn)鬏斁€的信號(hào)，控制了在高頻條件下傳輸線傳輸信號(hào)的完整性。傳輸線的合理設(shè)計(jì)可減小反射、串?dāng)_與電磁干擾。

3 PCB工藝與信號(hào)完整性

將已設(shè)計(jì)的印制電路板通過工藝方法將其制作出來，并盡可能減小實(shí)物與設(shè)計(jì)的差異。選擇正確的材料、制作與設(shè)計(jì)一致的傳輸線和過孔是印制電路板制作工藝對(duì)信號(hào)完整性影響的主要因素。

3.1 PCB材料對(duì)信號(hào)完整性的影響

PCB的制作材料對(duì)信號(hào)完整性有著重要的影響[18][19]。PCB板材是構(gòu)成傳輸線的基礎(chǔ)，信號(hào)通過時(shí)，傳輸線、參考平面與夾在二者之間的絕緣介質(zhì)構(gòu)成了電容器，從信號(hào)傳輸理論知道這個(gè)電容越小對(duì)信號(hào)完整性的影響越小，因此PCB板材的介電常數(shù)（εr）和介電損耗（tanδ）的大小會(huì)對(duì)信號(hào)傳輸產(chǎn)生影響。國內(nèi)外對(duì)低εr、tanδ材料的研究已有很大進(jìn)展，并已實(shí)施產(chǎn)業(yè)化，其代表有Nelco、Rogers、Isola、Panasonic等公司，國內(nèi)的生益科技也有相關(guān)的產(chǎn)品。

制作印制電路板的主要材料還包括銅箔，其對(duì)高頻信號(hào)的完整性也有著很大影響，高頻信號(hào)會(huì)在表面粗糙的傳輸線上產(chǎn)生集膚效應(yīng)，而且頻率越高影響越大，選擇低粗糙度銅箔可減小集膚效應(yīng)對(duì)高頻信號(hào)的影響[20]。

3.2 PCB制作工藝對(duì)信號(hào)完整性的影響

小孔、細(xì)線等新技術(shù)不斷的被應(yīng)用到高速印制電路板上[21]。PCB制作工藝對(duì)信號(hào)完整性的影響主要集中在銅面處理（前處理工藝）、傳輸線制作和過孔加工等三個(gè)方面。

前處理工藝涉及圖形轉(zhuǎn)移前銅面處理、多層板壓合前銅面處理、阻焊前銅面處理、表面處理前銅面處理等過程，經(jīng)過前處理后，銅箔表面粗化后均勻性受到不同程度破壞，高頻信號(hào)傳輸時(shí)易產(chǎn)生集膚效應(yīng)[17]。在工藝技術(shù)可接受的條件下，減少對(duì)銅面粗化的前處理工藝，當(dāng)前研究的公開文獻(xiàn)不多。

PCB前處理、貼膜/涂覆、曝光、顯影、蝕刻和退膜等傳輸線制作工藝過程是將傳輸線的模擬設(shè)計(jì)轉(zhuǎn)化成實(shí)物的重要環(huán)節(jié)。制作線寬、線距、線厚等幾何結(jié)構(gòu)與設(shè)計(jì)匹配一致的傳輸線，是傳輸線制作工藝的研究重點(diǎn)。近年來國內(nèi)外針對(duì)傳輸線的精細(xì)化研究取得了較大進(jìn)步，加成法工藝（含全加成和半加成）已經(jīng)普遍應(yīng)用，而激光直接成像、真空蝕刻等新技術(shù)也推廣應(yīng)用傳輸線制作。

過孔制作工藝隨著近年來數(shù)控鉆機(jī)和鉆頭技術(shù)的進(jìn)步，越來越小的過孔設(shè)計(jì)成為現(xiàn)實(shí)，直徑0.105 mm的過孔已被應(yīng)用。過孔背鉆技術(shù)既可改善又能節(jié)省成本，由于可以滿足系統(tǒng)信號(hào)完整性的要求受到廣泛應(yīng)用。同軸過孔制作技術(shù)[10]的開發(fā)和其它過孔加工技術(shù)開發(fā)十分迫切。

4 PCB制作工藝的展望

國外在理論、工程實(shí)踐和EDA軟件方面對(duì)信號(hào)完整性研究逐步深入，而國內(nèi)對(duì)信號(hào)完整性的研究也逐漸跟進(jìn)。印制電路板的設(shè)計(jì)、仿真和印制電路板材料日趨成熟，但如何將設(shè)計(jì)良好的印制電路板制作出來，國內(nèi)外的公開文獻(xiàn)很少，結(jié)合當(dāng)今PCB制作技術(shù)的現(xiàn)狀，筆者認(rèn)為保證信號(hào)完整性的情況下，PCB制作工藝技術(shù)尚存在難點(diǎn)包括：（1）開發(fā)出對(duì)傳輸線表面粗糙度影響小的前處理工藝，在傳輸線表面平滑的前提下還能保證多層板的層間結(jié)合力；（2）通過電磁仿真，研究降低傳輸線集膚效應(yīng)對(duì)高頻高速信號(hào)傳輸?shù)膿p失；通過電磁仿真，研究與開發(fā)新的過孔結(jié)構(gòu)，在不影響效率和兼顧產(chǎn)業(yè)化成本的前提下，減小過孔銅樁（Stub），從而減小高速信號(hào)傳輸?shù)倪^孔反射損失。

5 結(jié)論

高速數(shù)字系統(tǒng)中，印制電路板的設(shè)計(jì)和制作工藝會(huì)影響高速傳輸?shù)男盘?hào)完整性，信號(hào)完整性問題成為高速系統(tǒng)實(shí)現(xiàn)的一個(gè)瓶頸。信號(hào)完整性問題的主要形式有反射、串?dāng)_與電磁干擾等。文中闡述了PCB過孔、傳輸線設(shè)計(jì)與制作PCB的材料、工藝技術(shù)對(duì)信號(hào)完整性的影響。

[1]J. Jiang, L. Kong. Study of Signal Integrity for PCB Level [C]. International Conference on Electronic Packaging Technology & High Density, US: IEEE Press, 2010: 828～833.

[2]J. Kim, E. Li. Special Issue on PCB Level Signal Integrity, Power Integrity, and EMC [J]. IEEE Transactions on Electromagnetic Compatibility,2010, 52(2): 246～247.

[3]X. Chen. Analysis and Application for Integrity of PCB Signal [C]. IEEE International Conference on Information and Financial Engineering, USA: IEEE Press, 2010: 328～331.

[4]R. Sharma, T. Chakravarty, A. B. Bhattacharyya, et al. Analytical Model for Optimum Signal Integrity in PCB Interconnects Using Ground Tracks [J]. IEEE Transactions on Electromagnetic Compatibility,2009, 51(1): 67～77.

[5]閆冬. 印刷電路板的基本設(shè)計(jì)方法及在高頻電路中的布線技巧 [J]. 集成電路通訊, 2006, 24(2):8～11.

[6]崔玉美. 高速電路PCB板的反射問題分析及仿真[J]. 計(jì)算機(jī)應(yīng)用與軟件, 2010, 27(11): 83～84.

[7]張木水, 李玉山. 信號(hào)完整性分析與設(shè)計(jì) [M]. 北京: 電子工業(yè)出版社, 2010.

[8]D. Brooks. Signal Integrity Issues and Printed Circuit Board Design. US: Prentice Hall PTR, 2003.

[9]白蓉生.從HDI看SI—短線、薄層、淺孔三強(qiáng)棒之能耐何在 [J]. 印制電路資訊, 2002, 5:33～38.

[10]Y. Kim; J. Kim; H. Yang, et al. A new via holestructure of MLB for RF and high speed system[C]. IEEE Electronic components and technology conference, US: IEEE Press, 2005: 1378～1382.

[11]曹躍勝, 李晉文, 胡軍. 高性能計(jì)算機(jī)系統(tǒng)MGHz串行背板設(shè)計(jì) [J]. 計(jì)算機(jī)科學(xué)與工程, 2009,31(A1): 5～7.

[12]侯瑩瑩, 關(guān)丹丹. 導(dǎo)通孔設(shè)計(jì)對(duì)高速信號(hào)完整性的影響 [J]. 印制電路信息, 2009, 10: 50～53.

[13]劉燁銘, 曹躍勝. 高速多層板過孔分析與仿真 [J].計(jì)算機(jī)科學(xué)與工程, 2008, 29(3): 713～758.

[14]白蓉生. 圖示法入門傳輸線[J]. 電路板會(huì)刊(臺(tái)灣),2000, 11: 1～18.

[15]S. C. Thieauf. High-Speed Circuit Board Signal Integrity [M]. London: Artech House, 2004.

[16]甘平, 鮮曉東, 宋焱翼. 基于高速PCB傳輸線建模的仿真 [J]. 重慶大學(xué)學(xué)報(bào) (自然科學(xué)版), 2005,28(11): 78～79.

[17]A. Dounavis, L. Xin, M. S. Nakhla, et al. Passive closed-form transmission-line model for generalpurpose circuit simulators [J]. I EEE Transactions on Microwave Theory and Techniques, 47(12):2450～2459.

[18]唐世悅. 高速背板中互連的研究: [博士學(xué)位論文][D]. 中國科學(xué)技術(shù)大學(xué): 合肥, 2006.

[19]宋雪臣. PCB工藝對(duì)射頻傳輸性能影響的研究:[碩士學(xué)位論文][D]. 山東大學(xué): 濟(jì)南, 2008.

[20]高斌, 朱興華, 陳正清, 等. PCB信號(hào)完整性影響因素探討[J]. 印制電路信息, 2010, Z1: 512～523.

[21]李元山, 金杰. 高速傳輸印制板的制造工藝 [J]. 計(jì)算機(jī)工程與科學(xué), 2001, 23(4): 49～60.