周子琛,申振寧,2,王 偉

(1.武警工程大學(xué)電子技術(shù)系,西安710086;2.西安電子科技大學(xué) 寬禁帶教育部重點(diǎn)實(shí)驗(yàn)室,西安 710071)

1 引 言

隨著數(shù)字計(jì)算和無(wú)線通信的發(fā)展,高速互連系統(tǒng)中信息傳輸速率已超過(guò)每秒吉比特,信號(hào)的有效頻譜已接近10 GHz。如何快速準(zhǔn)確分析因?qū)w損耗、阻抗匹配、電流返回路徑不連續(xù)等原因所導(dǎo)致的信號(hào)完整性(Signal Integrity,SI)問(wèn)題和電磁兼容性(Electromagnetic Compatibility,EMC)問(wèn)題已成為電子電路計(jì)算機(jī)輔助設(shè)計(jì)的熱點(diǎn)[1]。電子產(chǎn)品的小型化、低成本和低功耗使得電路板或封裝上的布線越來(lái)越密集,信號(hào)線在實(shí)際多層印刷電路板(Multilayer Printed Circuit Boards,PCB)中不可避免地會(huì)使用過(guò)孔進(jìn)行信號(hào)層的轉(zhuǎn)換以實(shí)現(xiàn)系統(tǒng)互連。文獻(xiàn)[2]中,作者將信號(hào)路徑分解為傳輸線模型和 Π型等效電路的過(guò)孔模型,其中Π型等效電路中的參數(shù)使用靜態(tài)場(chǎng)求解器計(jì)算,并未考慮過(guò)孔的波動(dòng)效應(yīng),因此該方法僅適合于較低頻段。而信號(hào)傳輸質(zhì)量由電流傳輸路徑和電流返回路徑共同決定,盡管過(guò)孔物理尺寸很小,但其電流返回路徑為電源/地平面對(duì)(Power Ground Pair,PG)所組成的諧振腔結(jié)構(gòu),因此仿真過(guò)孔對(duì)信號(hào)完整性的影響必須考慮過(guò)孔處PG結(jié)構(gòu)的特性。文獻(xiàn)[3-5]使用全波仿真方法,分析了過(guò)孔處PG結(jié)構(gòu)特性對(duì)信號(hào)傳輸質(zhì)量的影響,但該方法很難與SPICE等電路仿真軟件協(xié)同工作以求解整個(gè)系統(tǒng)性能。文獻(xiàn)[6-8]中將過(guò)孔等效為三端口網(wǎng)絡(luò),高速信號(hào)在過(guò)孔處通過(guò)電容與PG結(jié)構(gòu)耦合,為了求解高速信號(hào)傳輸特性,需使用靜態(tài)場(chǎng)求解器或者解析方法計(jì)算過(guò)孔與PG結(jié)構(gòu)之間的電容。

與文獻(xiàn)[2-8]分析信號(hào)傳輸路徑不同,本文從電流返回路徑入手分析系統(tǒng)性能。將電流返回路徑分解為微帶線模型和PG阻抗模型的級(jí)聯(lián),其中PG阻抗模型用以描述過(guò)孔處返回路徑特性,阻抗值等于PG結(jié)構(gòu)在過(guò)孔處的自阻抗。與全波仿真方法結(jié)果對(duì)比,表明該方法快速、準(zhǔn)確,可將仿真時(shí)間從全波分析的95 min降低至1 min以內(nèi)。同時(shí)該模型具有非常直觀的物理意義,即影響高速信號(hào)傳輸特性的決定性因素是PG結(jié)構(gòu)在過(guò)孔處的自阻抗。在實(shí)際設(shè)計(jì)中可以通過(guò)在過(guò)孔附近添加去耦電容或短路孔、減小電源平面與地平面之間的距離、調(diào)整過(guò)孔位置等降低PG結(jié)構(gòu)阻抗的方法來(lái)改善高速信號(hào)傳輸質(zhì)量。

2 電流返回路徑分解方法

圖1(a)為常見(jiàn)四層PCB中信號(hào)線經(jīng)由過(guò)孔從頂層布線層轉(zhuǎn)換到底層布線層的全波仿真結(jié)構(gòu)圖,對(duì)應(yīng)的PCB疊層結(jié)構(gòu)如圖1(b)所示。頂層和底層為信號(hào)走線層,中間兩層為電源平面和地平面,各層之間使用相對(duì)介電常數(shù)為 εr的板材進(jìn)行隔離。除了給整個(gè)系統(tǒng)供電外,電源和地平面還作為電路中高速信號(hào)的返回路徑。圖中a、b分別為PG結(jié)構(gòu)的長(zhǎng)度和寬度,d為電源平面與地平面的垂直距離,W為信號(hào)線的寬度,t為導(dǎo)體材料的厚度,h為信號(hào)線到PG結(jié)構(gòu)的高度,端口1和端口2分別為高速信號(hào)的發(fā)送和接收端口。

圖1 典型四層印刷電路板中信號(hào)傳輸示意圖Fig.1 Four-layer structure with microstrip to microstrip transition

由文獻(xiàn)[2]可知,電流傳輸路徑和電流返回路徑共同決定高速鏈路的信號(hào)完整性。圖2(a)給出了圖1(a)結(jié)構(gòu)的電流傳輸路徑和電流返回路徑示意圖,其中帶箭頭的實(shí)線表示電流傳輸路徑,帶箭頭的虛線表示電流返回路徑。其中電流返回路徑可分解為電流返回路徑I和電流返回路徑II兩種不同模式。為說(shuō)明以上3種電流模式,使用Ansoft HFSS對(duì)圖1(a)結(jié)構(gòu)進(jìn)行仿真,在5 GHz時(shí),傳輸電流、電流返回I和電流返回II分別對(duì)應(yīng)的電場(chǎng)強(qiáng)度如圖2(b)、(c)、(d)所示。圖2(b)表明傳輸電流變化不大,基本上保持微帶線模式。圖2(c)表明電流返回路徑I也是微帶線模式,而電流返回路徑II表示當(dāng)信號(hào)線經(jīng)由過(guò)孔從頂層布線層轉(zhuǎn)換至底層布線層時(shí),由于返回路徑在不同的PG平面上,PG結(jié)構(gòu)中會(huì)產(chǎn)生位移電流來(lái)維持不同平面上返回電流的連續(xù)性,電磁波在PG結(jié)構(gòu)中以徑向傳輸線模式進(jìn)行傳播[9],此時(shí)電場(chǎng)強(qiáng)度如圖2(d)所示。在使用信號(hào)傳輸路徑進(jìn)行分析時(shí),由于PG結(jié)構(gòu)的波動(dòng)性很強(qiáng),因此在過(guò)孔處必須考慮微帶線與PG結(jié)構(gòu)之間的耦合關(guān)系。而使用電流返回路徑進(jìn)行分析時(shí),在過(guò)孔處考慮的原本就是位移電流,即PG結(jié)構(gòu)的波動(dòng)性,此時(shí)微帶線局部波動(dòng)效應(yīng)較小。另外,從文獻(xiàn)[7]可知,在過(guò)孔處PG結(jié)構(gòu)與微帶線是通過(guò)電容來(lái)耦合的,當(dāng)過(guò)孔內(nèi)徑為0.15 mm、反焊盤半徑為0.35 mm、焊盤半徑為0.25 mm時(shí),過(guò)孔與PG結(jié)構(gòu)之間的電容值約為0.1 pF,在頻率小于6GHz時(shí)電容阻抗值大于265 Ψ,而實(shí)際的PG結(jié)構(gòu)在頻率小于6 GHz時(shí)諧振點(diǎn)處阻抗最大值小于20 Ψ,因此返回電流在過(guò)孔處與微帶線的耦合可忽略不計(jì),此時(shí)電流返回路徑可分解為微帶線模型和PG阻抗模型的級(jí)聯(lián)。

圖2 傳輸電流與返回電流圖Fig.2 Illustration and simulation of transmission current and return current

2.1 微帶線模型

在圖1(a)中,頂層走線和底層走線都是微帶線結(jié)構(gòu),具體如圖3所示,其中W為微帶線的線寬,t為微帶線所用導(dǎo)體的厚度,h為微帶線離參考平面的距離,L為微帶走線長(zhǎng)度。當(dāng)微帶線參數(shù)確定后可根據(jù)公式(1)計(jì)算該微帶線所相應(yīng)的ABCD矩陣[10]。

式中,Z0為微帶線對(duì)應(yīng)的特征阻抗,k為傳輸常數(shù)。特征阻抗和傳輸常數(shù)由公式(2)確定:

式中,εe是微帶線的等效介電常數(shù),若微帶線板材的相對(duì)介電常數(shù)是 εr,則 εe可由公式(3)確定:

一旦微帶線的ABCD矩陣確定,我們就可根據(jù)ABCD矩陣的級(jí)聯(lián)性質(zhì)進(jìn)行相應(yīng)求解,或?qū)⑵滢D(zhuǎn)換為S矩陣進(jìn)行仿真。為了仿真實(shí)際PCB中的損耗情況,可在使用損耗正切來(lái)描述介質(zhì)損耗的同時(shí)級(jí)聯(lián)一個(gè)阻抗來(lái)描述導(dǎo)體損耗,具體計(jì)算見(jiàn)文獻(xiàn)[10-11]。

圖3 微帶線結(jié)構(gòu)示意圖Fig.3 Illustration of microstrip structure

2.2 PG阻抗模型

如圖2(a)所示,在過(guò)孔處返回電流需要從底層微帶線模式轉(zhuǎn)換為頂層微帶線模式,PG結(jié)構(gòu)中會(huì)產(chǎn)生位移電流來(lái)維持返回電流的連續(xù)性,此時(shí)返回電流在過(guò)孔處相當(dāng)于經(jīng)過(guò)了由PG結(jié)構(gòu)形成的阻抗后到達(dá)頂層微帶線。如圖1(a)所示,PG結(jié)構(gòu)是一個(gè)平行板諧振腔,當(dāng)電磁波傳播到邊界不連續(xù)點(diǎn)時(shí),就會(huì)產(chǎn)生反射,從而導(dǎo)致諧振現(xiàn)象的產(chǎn)生?？墒褂脧较騻鬏斁€、平面微波電路中諧振腔理論來(lái)計(jì)算規(guī)則PG結(jié)構(gòu)的阻抗[7,9],對(duì)于非規(guī)則形狀可結(jié)合分解元法來(lái)計(jì)算PG結(jié)構(gòu)的阻抗[12]。如圖1所示,多層PCB中PG結(jié)構(gòu)的長(zhǎng)度a和寬度b遠(yuǎn)大于PG結(jié)構(gòu)的厚度d,而d又遠(yuǎn)小于數(shù)字信號(hào)最大頻率分量的波長(zhǎng),故PG結(jié)構(gòu)中近似僅存在Ez、Hx和Hy電磁場(chǎng)分量。若電路板邊緣為理想磁壁(PMC),則可求解得到PG結(jié)構(gòu)上任意位置處的自阻抗和傳輸阻抗,如公式(4)所示:

其中:

2.3 級(jí)聯(lián)求解過(guò)程

PG阻抗及微帶線模型參數(shù)一旦確定,則圖2(a)中的返回路徑可等效為圖4所示的4部分級(jí)聯(lián)來(lái)進(jìn)行整個(gè)系統(tǒng)的仿真。由于整體系統(tǒng)為串聯(lián)結(jié)構(gòu),因此使用ABCD矩陣計(jì)算比較方便。若使用 ATL1、ATL2分別代表微帶線結(jié)構(gòu)的 A矩陣,AZS代表微帶線導(dǎo)體損耗等效阻抗的A矩陣,APG代表PG結(jié)構(gòu)在過(guò)孔處阻抗的 A矩陣,則整個(gè)系統(tǒng)的 A矩陣可由公式(7)得出:

其中,L1和L2分別表示頂層和底層微帶線長(zhǎng)度,ZS表示微帶線導(dǎo)體損耗,而 ZPP可使用公式(4)計(jì)算。在高速信號(hào)完整性分析中,通常使用散射參數(shù)來(lái)衡量信號(hào)傳輸特性。在得到級(jí)聯(lián)模型的 ABCD矩陣后,可使用公式(8)來(lái)計(jì)算散射參數(shù)。

至此,已得到高速信號(hào)鏈路的頻域特性。若需分析高速信號(hào)鏈路中抖動(dòng)、反射等時(shí)域特性,可將公式(8)計(jì)算的散射參數(shù)編寫(xiě)成可在ADS中仿真的.S2P文件格式進(jìn)行仿真,或使用宏模型在SPICE模擬器中進(jìn)行仿真[1]。

圖4 級(jí)聯(lián)等效電路Fig.4 Cascading equivalent circuit

3 具體求解實(shí)例

為了驗(yàn)證上述方法的準(zhǔn)確性,設(shè)計(jì)了如圖5所示的四層電路板結(jié)構(gòu),其PCB疊層情況和圖1(b)保持一致。電路板參數(shù)為:長(zhǎng)度 a=90 mm,寬度b=90 mm,PCB板材為FR4,介電常數(shù)為4.4,損耗正切為0.02,PG結(jié)構(gòu)高度 d=0.4 mm,導(dǎo)體材料為銅,厚度t=0.035 mm,微帶線到鄰近參考平面之間的距離h=0.2 mm,取微帶線寬度W=0.4 mm以使微帶線的特性阻抗約等于50 Ψ。信號(hào)線從P1(10,45)處出發(fā),在頂層走線至(45,45)處,使用過(guò)孔從頂層布線層轉(zhuǎn)換至底層布線層,然后在底層再走線至P2(80,45)處。在距離過(guò)孔5 mm處設(shè)置了4個(gè)位置用以仿真去耦電容和短路孔對(duì)信號(hào)傳輸特性的影響,在本節(jié)中這4個(gè)位置都保持開(kāi)路,即不放置去耦電容也不使用短路孔連接PG結(jié)構(gòu)。當(dāng)以上參數(shù)確定后,即可根據(jù)上節(jié)所述方法使用Matlab等數(shù)學(xué)計(jì)算軟件求解端口P1和端口P2之間的散射參數(shù)。為了驗(yàn)證電流返回路徑分解方法的正確性,使用三維有限元全波仿真工具Ansoft HFSS對(duì)圖5所示PCB結(jié)構(gòu)進(jìn)行了仿真,P1端口與P2端口之間的散射系數(shù)S21的模和相位分別如圖6(a)和圖6(b)所示,兩種仿真方法結(jié)果吻合得相當(dāng)好。在同一計(jì)算機(jī)(ThinkPad T60p,主頻2.16GHz雙核處理器,3G DDR2內(nèi)存)使用HFSS的仿真時(shí)間是95 min,而使用本文方法的仿真時(shí)間少于1 min。

圖5 仿真實(shí)例結(jié)構(gòu)示意圖Fig.5 Simulation structure

圖6 仿真結(jié)果對(duì)照?qǐng)DFig.6 Comparison of the S21 between the present method and full-wave simulation

如圖6(a)所示,由于過(guò)孔的存在,P1端口到P2端口之間的傳輸特性與參考微帶線相比有所惡化,在一些特定頻率,P1端口到P2端口之間的插入損耗最大值接近3 dB。由圖4可知,過(guò)孔在電流返回路徑中由過(guò)孔處PG結(jié)構(gòu)的自阻抗ZPP描述,故當(dāng)ZPP取最大值時(shí),P1端口到P2端口之間的插入損耗也最大。公式(4)指出,ZPP在PG結(jié)構(gòu)的諧振頻率上取得最大值。諧振頻率可使用公式(9)進(jìn)行計(jì)算[15]:

圖6(a)中插入損耗前兩個(gè)極大值點(diǎn)的頻率分別是1.58 GHz和2.25 GHz,對(duì)應(yīng)公式(9)中TM20模和TM22模的情況。在圖6(b)中,將1.58 GHz附近局部放大可見(jiàn)S21的相位在諧振頻率附近與參考微帶線相比有較大波動(dòng),本文方法也能較好地仿真S21的相位變化情況。當(dāng)系統(tǒng)頻率超過(guò)5GHz時(shí),本文方法與HFSS仿真結(jié)果相比開(kāi)始有偏差,原因是隨著頻率的升高,過(guò)孔與PG結(jié)構(gòu)之間的容抗越來(lái)越小,故需考慮返回路徑通過(guò)過(guò)孔與微帶線結(jié)構(gòu)之間的耦合。從文獻(xiàn)[16]可知,數(shù)字信號(hào)上升沿大于70 ps時(shí),其有效頻譜在5GHz以內(nèi)。故本文方法適用于信號(hào)上升沿大于70 ps的情況,滿足目前絕大部分高速設(shè)計(jì)應(yīng)用。

4 電路板相關(guān)參數(shù)對(duì)傳輸特性的影響

由前面分析可知,影響信號(hào)傳輸質(zhì)量的最主要因素是PG結(jié)構(gòu)在過(guò)孔處的自阻抗。根據(jù)公式(4),自阻抗主要由過(guò)孔位置(xi,yi)、PG結(jié)構(gòu)的尺寸(a,b)、PG結(jié)構(gòu)之間的介電材料(ε,μ)、PG結(jié)構(gòu)所用導(dǎo)體的導(dǎo)電率(σ)以及電源平面與地平面之間的距離(d)等因素決定。文獻(xiàn)[15]指出,降低PG結(jié)構(gòu)自阻抗的最有效方法是減小電源平面和地平面之間的距離d。此外,在實(shí)際電子產(chǎn)品設(shè)計(jì)中因?yàn)槌杀?、外觀等原因使得上述參數(shù)中除距離d和過(guò)孔位置(xi,yi)之外的其他參數(shù)很難修改。在具體設(shè)計(jì)中,還經(jīng)常通過(guò)添加去耦電容或短路孔來(lái)降低PG結(jié)構(gòu)的阻抗。為了分析電源平面與地平面之間的過(guò)孔位置(xi,yi)、距離 d、去耦電容以及短路孔對(duì)信號(hào)傳輸特性的影響,設(shè)計(jì)以下6種結(jié)構(gòu):(1)d=0.4 mm,無(wú)去耦電容,無(wú)短路孔;(2)d=0.1 mm,無(wú)去耦電容,無(wú)短路孔;(3)過(guò)孔從圖5的(45,45)移至(30,45)處,其余參數(shù)與第1種結(jié)構(gòu)相同;(4)d=0.4 mm,4個(gè)去耦電容,無(wú)短路孔;(5)d=0.1 mm,4個(gè)去耦電容,無(wú)短路孔;(6)d=0.4 mm,無(wú)去耦電容,4個(gè)短路孔。去耦電容和短路孔的位置如圖5所示,該圖右上方給出了第6種情況的全波仿真結(jié)構(gòu)圖。其中去耦電容的具體參數(shù)為:C=0.1 μ F,等效串聯(lián)電感ESL=1 nH,等效串聯(lián)電阻 ESR=2 mΨ。

圖7(a)和圖7(b)分別為不同電路板結(jié)構(gòu)、去耦電容和短路孔對(duì)信號(hào)傳輸特性的影響。從圖7可得出如下5個(gè)結(jié)論:

(1)當(dāng) d從0.4mm減小至0.1mm時(shí),傳輸特性有較大改善,在諧振頻率附近插入損耗最大可降低2 dB;

(2)選擇適當(dāng)?shù)倪^(guò)孔位置可抑制PG結(jié)構(gòu)某些特定諧振點(diǎn)[17],從而改善特定諧振頻率上的傳輸特性;

(3)添加去耦電容后可有效改善低頻部分的傳輸特性,但由于 ESL的存在,使得去耦電容在高頻段相當(dāng)于開(kāi)路,從而對(duì)超過(guò)1 GHz的高頻傳輸特性沒(méi)有貢獻(xiàn);

(4)添加去耦電容后會(huì)在低頻段產(chǎn)生額外諧振點(diǎn),在實(shí)際設(shè)計(jì)中應(yīng)注意該諧振頻率所引起的SI和EMC問(wèn)題;

(5)由于短路孔在PG結(jié)構(gòu)之間提供額外的電流返回路徑,因此可有效改善信號(hào)傳輸性能,隨著頻率的升高需增加短路孔的分布密度來(lái)確保PG結(jié)構(gòu)為等電位面。

圖7 不同結(jié)構(gòu)下信號(hào)傳輸特性仿真結(jié)果圖Fig.7 Simulation result of different structure

5 結(jié)束語(yǔ)

目前電子電路設(shè)計(jì)日趨復(fù)雜,信號(hào)傳輸速率越來(lái)越快,過(guò)孔所導(dǎo)致的信號(hào)完整性問(wèn)題越來(lái)越嚴(yán)重。在具體布線之前對(duì)關(guān)鍵走線進(jìn)行仿真可提高工作效率,減小系統(tǒng)設(shè)計(jì)風(fēng)險(xiǎn)。本文將電流返回路徑分解為微帶線模型和PG結(jié)構(gòu)模型,使用解析方法快速準(zhǔn)確地分析了過(guò)孔對(duì)高速信號(hào)傳輸特性的影響。發(fā)現(xiàn)影響信號(hào)傳輸特性的最主要參數(shù)為PG結(jié)構(gòu)在過(guò)孔位置上的自阻抗,因此通過(guò)降低PG結(jié)構(gòu)在過(guò)孔位置處的自阻抗即可有效減小過(guò)孔間串?dāng)_。具體方法包括:(1)對(duì)于不同的傳輸信號(hào)頻率,可選取合適的過(guò)孔位置;(2)在過(guò)孔周圍添加低ESL的去耦電容;(3)減小PG結(jié)構(gòu)中電源與地平面之間的距離d;(4)在過(guò)孔附近添加短路孔以提高額外的電流返回路徑。本方法物理意義明顯,算法實(shí)現(xiàn)簡(jiǎn)單,仿真時(shí)間短,適用于普通信號(hào)完整性工程師在布線前估計(jì)關(guān)鍵走線特性。

[1]Li Er-Ping,Wei Xing-Chang,Cangellaris A C,et al.Progress review of electromagnetic compatibility analysis technologies for packages,printed circuit boards,and novel interconnects[J].IEEE Transactions on Electromagnetic Compatibility,2010,52(2):248-265.

[2]Stephen H Hall,Garrett W Hall,James A McCall.高速數(shù)字系統(tǒng)設(shè)計(jì)[M].伍微,譯.北京:機(jī)械工業(yè)出版社,2005:71-72.Stephen H Hall,GarrettW Hall,JamesA McCall.Designof High Speed Digital System[M].Translated by WU Wei.Beijing:Machine Press,2005:71-72.

[3]朱文龍,鐘龍平,廖樂(lè)平,等.多層高速PCB中參考平面轉(zhuǎn)換的信號(hào)完整性問(wèn)題研究[J].廈門大學(xué)學(xué)報(bào),2010,49(5):627-630.ZHU Wen-long,ZHONG Long-ping,LIAO Le-ping,et al.Study on signal integrity of reference transition in high speed multi-layer PCB[J].Journal of Xiamen University,2010,49(5):627-630.(in Chinese)

[4]Ivan Ndip,Florian Ohnimus,Kai Lobbicke,et al.Modeling,quantification,and reduction of the impact of uncontrolled return currents of vias transiting multilayered packages and boards[J].IEEE Transactions on Electromagnetic Compatibility,2010,52(2):421-435.

[5]Chen H,Lin Q,Tsang L,et al.Analysis of a large number of vias and differential signaling in multilayered structures[J].IEEE Transactions on Microwave Theory and Techniques,2003,51(3):818-829.

[6]Zhang Y,Fan J,Selli G,et al.Analytical evaluation of via-plate capacitance for multilayer printed circuit boards and packages[J].IEEE Transactions on Microwave Theory and Techniques,2008,56(9):2118-2128.

[7]Rimolo-Donadio R,Gu X,kwark Y H,et al.Physics based via and trace models for efficient link simulation on multilayer structures up to 40 GHz[J].IEEE Transactions on Microwave Theory and T echniques,2009,57(8):2072-2083.

[8]申振寧,莊奕琪,曾志斌.使用模式分解方法的過(guò)孔串?dāng)_機(jī)制研究[J].西安電子科技大學(xué)學(xué)報(bào),2012,39(1):49-55.SHEN Zhen-ning,ZHUANG Yi-qi,ZENG Zhi-bin.A new model decomposed method to simulate the crosstalk between vias[J].Journal of Xidian University,2012,39(1):49-55.(in Chinese)

[9]Abhari R,EleftheriadesG V,Deventer-Perkins EV.Physics-based CAD models for the analysis of vias in parallel-plate environments[J].IEEE Transactions on Microwave Theory and T echniques,2001,49(10):1697-1707.

[10]梁昌洪,謝擁軍,官伯然.簡(jiǎn)明微波[M].北京:高等教育出版社,2006:169-174.LIANG Chang-hong,XIE Yong-jun,GUAN Bo-ran.Concise Microwave[M].Beijing:Higher Education Press,2006:169-174.(in Chinese)

[11]Rautio J C,Demir Veysel.Microstrip conductor loss models for electromagnetic analysis[J].IEEE Transactions on Microwave Theory and Techniques,2003,51(3):915-921.

[12]Wang Z L,Wada O,Toyata Y,et al.Modeling of gapped power bus structures for isolation using cavity modes and segmentation[J].IEEE Transactions on Electromagnetic Compatibility,2005,47(2):210-218.

[13]Nanju Na,Jinseong Choi,Madhavan Swaminathan,Modeling and transient simulation of planes in electronic packages[J].IEEE Transactions on Advanced Packaging,2000,23(3):340-352.

[14]Novak Istvan,Miller J R.Frequency-domain characterization of power distribution networks[M].Boston,United States:Artech House,2007:43-47.

[15]周子琛,潘峰,申振寧.高速嵌入式系統(tǒng)中電源噪聲抑制方法[J].電訊技術(shù),2010,50(10):103-107.ZHOU Zi-chen,PAN Feng,SHEN Zhen-ning.Power bus noise suppression in high speed embedded systems[J].Telecommunication Engineering,2010,50(10):103-107.(in Chinese)

[16]Eric Bogatin.Signal Integrity Simplified[M].New Jersey:Prentice Hall PTR,2010:62-70.

[17]Lei G T,Techentin R W,Gilbert B K.High-frequency characterization of power/ground plane structures[J].IEEE Transactions on Microwave Theory and Techniques,47(5):562-569.