黃 龍，劉 迪，陸 堅(jiān)，顧曉峰

（1.輕工過程先進(jìn)控制教育部重點(diǎn)實(shí)驗(yàn)室，江南大學(xué)電子工程系，江蘇 無錫 214122；2.中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

1 引言

與傳統(tǒng)體硅器件相比，絕緣體上硅（SOI）器件具有許多優(yōu)良的性能，例如無閂鎖效應(yīng)、集成度高、源漏寄生電容小、工作速度快、功耗低、易形成淺結(jié)、抗輻射及耐高溫特性好等。因此，SOI常被譽(yù)為“21世紀(jì)的硅集成電路技術(shù)”[1]，受到了廣泛的關(guān)注和應(yīng)用。然而，隨著器件特征尺寸不斷縮小，SOI電路遇到越來越多可靠性問題的困擾[2]。高效的可靠性篩選試驗(yàn)及相應(yīng)的失效機(jī)理分析，對(duì)提高SOI產(chǎn)品的良率有重要的意義[3]。本文通過實(shí)驗(yàn)對(duì)比，歸納了SOI電路最常用的三種可靠性篩選試驗(yàn)方法，并利用光發(fā)射顯微鏡(EMMI)、掃描電子顯微鏡(SEM)、聚焦離子束(FIB)及激勵(lì)源誘導(dǎo)故障測(cè)試(SIFT)等常規(guī)及先進(jìn)失效分析手段，對(duì)篩選出的失效樣品進(jìn)行了失效模式及機(jī)理分析。

2 常用可靠性篩選技術(shù)

可靠性篩選試驗(yàn)是指對(duì)電子器件按一定要求施加一種或多種應(yīng)力進(jìn)行試驗(yàn)，揭示器件的質(zhì)量缺陷及其他潛在缺陷，并剔除早期失效的器件，它是提高電子產(chǎn)品良率的重要技術(shù)手段[4]?？煽啃院Y選試驗(yàn)常包括老煉應(yīng)力、高溫貯存、溫度循環(huán)、機(jī)械沖擊、恒定加速度、噪聲顆粒碰撞、氣密性等試驗(yàn)。但是，在實(shí)際工程中，受時(shí)間和經(jīng)濟(jì)效益的約束，難以對(duì)產(chǎn)品實(shí)施每一項(xiàng)可靠性篩選試驗(yàn)。因此，提高SOI電路可靠性篩選試驗(yàn)效率，尋求高效的篩選方法十分重要。表1給出了經(jīng)過大量可靠性篩選試驗(yàn)與失效分析總結(jié)出的失效模式與篩選方法之間的對(duì)應(yīng)關(guān)系?？梢钥闯?，對(duì)于大部分SOI電路的失效產(chǎn)品來說，老煉應(yīng)力、高溫貯存和恒定加速度試驗(yàn)為較常用的篩選方法，利用它們可實(shí)現(xiàn)對(duì)成批產(chǎn)品的快速高效篩選。

表1 失效模式與篩選方法之間的對(duì)應(yīng)關(guān)系

3 三種SOI電路的篩選試驗(yàn)及失效分析

下面針對(duì)三款SOI電路分別進(jìn)行老煉應(yīng)力、高溫貯存及恒定加速度可靠性篩選試驗(yàn)，對(duì)比失效樣品和合格樣品，結(jié)合多種電學(xué)與物理失效分析手段，分析失效機(jī)理及根源。

3.1 老煉應(yīng)力篩選試驗(yàn)及失效分析

老煉應(yīng)力篩選試驗(yàn)是對(duì)電路或器件施加超過其額定工作條件的應(yīng)力，以更高的靈敏度暴露出與時(shí)間和應(yīng)力有關(guān)的失效模式的篩選試驗(yàn)。實(shí)際常把電應(yīng)力試驗(yàn)和溫度試驗(yàn)結(jié)合起來，測(cè)試器件抵抗和適應(yīng)劇烈溫度變化的能力，以加速暴露出器件或電路中的潛在缺陷。

針對(duì)某SOI高速DDS (Direct Digital Synthesizer)產(chǎn)品進(jìn)行功率老煉篩選試驗(yàn)，試驗(yàn)環(huán)境溫度為125 ℃，老煉板上施加的反偏電壓為5.5 V，持續(xù)時(shí)間為120 h。終點(diǎn)電性能測(cè)試發(fā)現(xiàn)電路功能異常，樣品失效。老煉試驗(yàn)的結(jié)果表明電路內(nèi)部發(fā)生了損傷，為進(jìn)一步確認(rèn)失效模式，利用J750集成電路測(cè)試系統(tǒng)上對(duì)樣品作全面的功能和性質(zhì)測(cè)試。結(jié)果表明，失效樣品工作電流為192 mA，明顯超出規(guī)范值(＜150 mA)。正常產(chǎn)品的輸出為正弦波形，而失效樣品輸出的波形雜亂無規(guī)律，如圖1所示。利用半導(dǎo)體參數(shù)分析儀測(cè)試正常產(chǎn)品及失效樣品各端口和GND端的伏安(I-V)特性，發(fā)現(xiàn)失效由電源和GND端短路引起。

圖1 正常產(chǎn)品與失效產(chǎn)品的輸出波形

確認(rèn)失效模式后，對(duì)失效樣品作電學(xué)分析。在開蓋前對(duì)電路做X光分析，檢查是否因樣品管腔內(nèi)存在異物短路或鍵合搭絲等異常而導(dǎo)致失效。X光檢查結(jié)果如圖2所示，發(fā)現(xiàn)樣品腔內(nèi)無異物，芯片也未出現(xiàn)斷裂等異常。然后對(duì)失效樣品進(jìn)行開蓋處理，利用光學(xué)顯微鏡觀察樣品全貌，發(fā)現(xiàn)各管腳焊點(diǎn)正常，鍵合絲無斷裂；再觀察電路內(nèi)部結(jié)構(gòu)和I/O端口等細(xì)節(jié)，也未發(fā)現(xiàn)異常。因此，需要利用具有高分辨率的微觀缺陷定位技術(shù)EMMI進(jìn)一步分析此失效樣品。

圖2 失效樣品的X光檢查結(jié)果

EMMI能在較大范圍內(nèi)迅速準(zhǔn)確地定位缺陷，在失效分析中應(yīng)用廣泛，尤其適用于存在漏電、擊穿、熱載流子效應(yīng)的器件[5]。對(duì)整個(gè)芯片的EMMI觀測(cè)表明，電路的發(fā)光點(diǎn)集中在數(shù)字部分的GND端口區(qū)域。圖3 (a)給出了失效區(qū)域的EMMI照片，由于失效電路頂層金屬層較密，樣品發(fā)出的光無法完全透過金屬層，只能探測(cè)到從表面金屬層間隙透出的光點(diǎn)(如圖中圓圈所示)，但已足夠精確定位失效位置。

確定失效位置后接著進(jìn)行物理分析。根據(jù)SOI電路的制造工藝參數(shù)采取相應(yīng)的去層步驟，利用反應(yīng)離子刻蝕(RIE)、研磨機(jī)臺(tái)及化學(xué)腐蝕逐一剝除各層，每去除一層即利用SEM觀察，直至發(fā)現(xiàn)缺陷。在剝除金屬層、氧化層后均未見異常，但去除多晶層后，在襯底上發(fā)現(xiàn)了異常：PN結(jié)嚴(yán)重?fù)舸枰r底發(fā)生了局部熔融，如圖3 (b)所示。

圖3 芯片失效區(qū)域的EMMI及SEM照片

考慮到該樣品進(jìn)行老煉篩選試驗(yàn)時(shí)的工作環(huán)境（125 ℃高溫、5.5 V反偏、持續(xù)120 h），試驗(yàn)時(shí)電路工作的功率過大（正常功耗約3 W）且工作在高溫下，導(dǎo)致電路內(nèi)部產(chǎn)生較大的熱量，使芯片溫度急劇升高。當(dāng)芯片上的峰值溫度超出最大允許結(jié)溫時(shí)，電源和地之間的PN結(jié)產(chǎn)生了大量熱載流子。隨著結(jié)溫繼續(xù)上升，熱載流子進(jìn)一步增多，形成不斷加劇的正反饋，最終在電應(yīng)力和熱應(yīng)力的共同作用下，PN結(jié)擊穿燒毀，導(dǎo)致電路功能失效?？梢姡己玫纳釛l件對(duì)該電路的正常工作非常重要，而試驗(yàn)芯片采用的是塑料封裝，散熱能力較差。因此，對(duì)于這類功率較大的SOI芯片，改用陶瓷封裝能更好地保證散熱能力，提高芯片的可靠性。

3.2 高溫貯存篩選試驗(yàn)及失效分析

SOI產(chǎn)品常使用在高溫等惡劣環(huán)境下，因此對(duì)SOI電路進(jìn)行高溫貯存篩選試驗(yàn)，研究其高溫失效機(jī)理十分重要。高溫貯存試驗(yàn)可加速產(chǎn)品內(nèi)部的化學(xué)變化，快速暴露出潛在缺陷[6]。當(dāng)高溫配合電壓源一起作用于樣品時(shí)，對(duì)剔除由器件體內(nèi)、表面和金屬化系統(tǒng)存在的潛在缺陷所引起的失效有較顯著的效果。在熱和電的共同作用下進(jìn)行高溫反偏試驗(yàn)是此類篩選中常用的方法，比單純的高溫貯存篩選效果更佳。

對(duì)某SOI譯碼器芯片進(jìn)行高溫貯存試驗(yàn)，環(huán)境溫度135 ℃，反偏電壓5 V，貯存時(shí)間480 h。終點(diǎn)電性能測(cè)試發(fā)現(xiàn)樣品失效，表現(xiàn)為輸出管腳無信號(hào)輸出。為進(jìn)一步確定失效模式，用半導(dǎo)體參數(shù)分析儀對(duì)失效芯片進(jìn)行直流測(cè)試，測(cè)試結(jié)果顯示輸出管腳開路。

首先進(jìn)行電學(xué)失效分析。對(duì)失效模式為開路的失效產(chǎn)品，運(yùn)用SIFT技術(shù)進(jìn)行失效區(qū)域定位[7]。SIFT是一種新型高分辨率微觀缺陷定位技術(shù)，具有靈敏度高、可定位微弱漏電流、掃描范圍廣、不受顯微鏡頭視場(chǎng)限制等優(yōu)點(diǎn)。本文選用主要用于開路、高阻等失效點(diǎn)定位的645 nm激勵(lì)源掃描樣品。先對(duì)芯片進(jìn)行全局掃描尋找失效位置，如圖4 (a)所示，在邏輯區(qū)邊緣發(fā)現(xiàn)存在異常點(diǎn)；然后掃描失效區(qū)域，可以更清晰地觀察到失效位置，如圖4 (b)所示。

定位失效區(qū)域后再進(jìn)行物理失效分析。利用FIB對(duì)失效區(qū)域?qū)嵤┣懈?，以觀察缺陷、分析失效機(jī)理。FIB技術(shù)不僅具有掃描成像功能，還可對(duì)器件進(jìn)行刻蝕、淀積、離子注入等微納加工，是失效分析中常用的技術(shù)手段[8,9]。從圖5所示失效區(qū)域的FIB剖面圖中，可觀察到金屬互連線之間存在較大面積的空洞，這是造成芯片開路、失效的主要原因。

結(jié)合該芯片的試驗(yàn)條件，由上述電學(xué)與物理失效分析可知，當(dāng)芯片在高溫惡劣環(huán)境下工作時(shí)，由于鋁的抗電遷移能力較差，在溫度大于100 ℃、電流密度大于106A·cm-2的情況下，鋁層將發(fā)生電遷移，金屬連線形成小空洞，容易造成電路開路、樣品失效。鑒于其他試驗(yàn)樣品均未出現(xiàn)失效，可推斷該失效樣品是由于鋁線在制造過程中可能有過劃傷，致使通過鋁條的電流密度變大，發(fā)生了電遷移所致的失效。因此，對(duì)于SOI電路要特別注意避免損傷或劃傷，即使微小的受損也可能導(dǎo)致失效或留下潛在缺陷。

圖4 全芯片及失效區(qū)域的SIFT掃描結(jié)果

圖5 失效區(qū)域的FIB剖面圖

3.3 恒定加速度篩選試驗(yàn)及失效分析

SOI電路封裝過程中常會(huì)引入一些雜質(zhì)，對(duì)可靠性造成潛在威脅[10]。通過恒定加速度試驗(yàn)不僅能很好地篩選出這類失效產(chǎn)品，而且還可用來測(cè)定封裝、內(nèi)部金屬化和引線系統(tǒng)、芯片和基板的焊接以及器件其他部件的機(jī)械強(qiáng)度極限值。研究的樣品是某SOI專用集成電路，對(duì)其進(jìn)行恒定加速度篩選試驗(yàn)后，終點(diǎn)電性能測(cè)試發(fā)現(xiàn)失效芯片地址輸入端口漏電流為103 μA，遠(yuǎn)大于正常樣品的漏電流參考值(10 μA)，而其他電學(xué)參數(shù)及功能均正常。為進(jìn)一步確認(rèn)失效模式，利用電源和萬用表對(duì)失效電路地址輸入端口進(jìn)行漏電測(cè)試，發(fā)現(xiàn)該管腳對(duì)地和電源的擊穿電壓正常，對(duì)電源無明顯漏電，但對(duì)地有較大的漏電(～500 μA)，因此判斷失效原因是地址輸入端口發(fā)生短路。

確認(rèn)失效模式后進(jìn)行電學(xué)失效分析。類似地，開蓋前對(duì)電路做X光分析，未發(fā)現(xiàn)存在異物短路或鍵合搭絲等異常。開蓋后在光學(xué)顯微鏡下觀察電路表面，包括漏電管腳在內(nèi)的各端口均未損傷，但觀察金屬基板時(shí)發(fā)現(xiàn)有幾條明顯的劃痕，且發(fā)現(xiàn)數(shù)條殘留金屬絲，其中一條搭在失效管腳的鍵合金屬絲上。為精確定位失效位置，在失效管腳與地之間施加5 V電壓進(jìn)行EMMI分析，結(jié)果如圖6所示，漏電點(diǎn)的位置全部出現(xiàn)在硅襯底與金屬基板之間。

圖6 失效芯片的EMMI觀測(cè)結(jié)果

結(jié)合該樣品的試驗(yàn)條件可得到如下判斷：經(jīng)過恒定加速度的作用，封裝后殘留的雜質(zhì)金屬絲搭在失效管腳鍵合金絲上，使基板與失效管腳連接，導(dǎo)致硅襯底與基板接觸處出現(xiàn)較大漏電流。為驗(yàn)證上述判斷，如圖7所示，用風(fēng)槍將失效管腳鍵合金屬絲上的雜質(zhì)吹掉，再對(duì)電路進(jìn)行測(cè)試，發(fā)現(xiàn)漏電僅為1.1 nA，其他所有參數(shù)也都合格。因此可確認(rèn)，引起該芯片失效的根源是封裝時(shí)殘留的金屬絲與芯片鍵合金絲搭絲，引起短路，導(dǎo)致電路失效。

圖7 風(fēng)槍處理后的鍵合情況

4 結(jié)論

文章分析了SOI電路可靠性篩選試驗(yàn)中各種試驗(yàn)作用與失效模式的對(duì)應(yīng)關(guān)系，側(cè)重討論了功率老煉、高溫貯存及恒定加速度三種常用的高效可靠性篩選方法，并利用它們對(duì)三款SOI電路進(jìn)行了篩選試驗(yàn)。綜合運(yùn)用EMMI、SIFT、SEM、FIB、光學(xué)顯微鏡及X光等失效分析手段，澄清了失效樣品相應(yīng)的失效模式和失效機(jī)理，包括熱電應(yīng)力引起的PN結(jié)熱擊穿、電遷移引起的芯片開路及封裝失效等，為改進(jìn)工藝、提高SOI電路的可靠性提供了有益的參考。

[1]COLINGE J P.Silicon-On-Insulator Technology: Materials to VLSI[M].Boston: Kluwer Academic Publishers,2004.

[2]HAO Y,ZHU J G.The gate-oxide breakdown effect couple by channel hot-carrier-effect in SOI MOSFET's[J].Chinese Journal of Electronics,2001,10: 204-209.

[3]BALESTR F.Impact of Device Architecture on Performance and Reliability of Deep Submicron SOI MOSFETs[J].半導(dǎo)體學(xué)報(bào),2000,21(10): 937-954.

[4]丁繼善.國(guó)內(nèi)半導(dǎo)體器件的可靠性篩選技術(shù)[J].半導(dǎo)體技術(shù),1999,24(3): 55-57.

[5]陳兆軼,方培源,王家楫.CMOS器件及其結(jié)構(gòu)的顯微紅外發(fā)光現(xiàn)象研究[J].固體電子學(xué)研究與進(jìn)展,2006,26(4):460-465.

[6]黃云,恩云飛,楊丹.混合電路貯存可靠性及評(píng)價(jià)方法[J].微電子學(xué),2007,37(2): 173-176.

[7]劉迪,顧曉峰,陸堅(jiān),等.基于SIFT技術(shù)的集成電路失效缺陷分析[J].固體電子學(xué)研究與進(jìn)展,2012,32(4): 336-340.

[8]PHANEUF M W.Application of Focused ion Beam microscopy to Materials Science Specimens[J].Micron,1999,30(3): 277-288.

[9]BISCHOFF L,TEICHERT J.Application of Highly Focused Ion Beam[J].Materials Science Forum,1997,248-249: 445-450.

[10]馬麗麗,包生祥,彭晶,等.微波電路中In/Al合金焊點(diǎn)的失效分析[J].電子器件,2007,30(3): 766-769.