江文超　王文遠(yuǎn)

摘要：采用CPLD芯片和單片機(jī)相結(jié)合方法實現(xiàn)對正弦波和方波信號的頻率測量。硬件設(shè)計方面通過施密特觸發(fā)器進(jìn)行信號整形，再利用CPLD進(jìn)行頻率計數(shù)，然后將計得的數(shù)據(jù)傳輸?shù)絾纹瑱C(jī)中進(jìn)行處理，最后用LCD1602液晶顯示器顯示結(jié)果。該文試圖探討基于CPLD和單片機(jī)的數(shù)字頻率計的硬件電路設(shè)計。

關(guān)鍵詞：CPLD；單片機(jī)；數(shù)字頻率計

中圖分類號：TP391 文獻(xiàn)標(biāo)識碼：A 文章編號：1009-3044（2014）09-2084-03

CPLD具有集成度高、開發(fā)周期短、運算快等優(yōu)點，CPLD數(shù)字頻率計精度高，測量范圍寬，抗感性強(qiáng)，并且設(shè)計的電路簡潔，能大大降低產(chǎn)品成本。CPLD頻率計能把具有控制功能的各模塊程序下載到一塊小芯片內(nèi)。該芯片就能替代許多單元電路或單片機(jī)控制芯片和許多外圍電路。這在很大程度上簡化了電路結(jié)構(gòu)，增加了電路的穩(wěn)定性。

1 CPLD功能介紹

最早的可編程邏輯器件誕生于20世紀(jì)70年代。輸出邏輯宏單元是可編程的，可以完成軟件，因為它的硬件架構(gòu)，因此其比數(shù)字電路硬件電路設(shè)計，具有很強(qiáng)的靈活性，但它過于簡單的結(jié)構(gòu)，使它們只能實現(xiàn)較小。為了彌補(bǔ)可編程邏輯器件只能設(shè)計電路規(guī)模小的這一缺陷， 20世紀(jì)末，推出了復(fù)雜可編程邏輯器件 。此應(yīng)用程序已深入網(wǎng)絡(luò)，儀器儀表，汽車電子，數(shù)控機(jī)床，航天測控設(shè)備等。該設(shè)備的特點：它是編程靈活性，高集成度，設(shè)計開發(fā)周期短，廣泛的應(yīng)用范圍，開發(fā)先進(jìn)的工具，制造成本低，要求低的硬件設(shè)計經(jīng)驗，標(biāo)準(zhǔn)產(chǎn)品無需測試，保密性強(qiáng)，大眾化的價格和電路設(shè)計等等眾多特點，所以它被廣泛應(yīng)用于產(chǎn)品的設(shè)計和樣機(jī)生產(chǎn)。復(fù)雜可編程邏輯器件在幾乎所有情況下都能應(yīng)用可以是中小規(guī)模數(shù)字集成電路的通用應(yīng)用。 復(fù)雜可編程邏輯器件已經(jīng)是現(xiàn)代電子產(chǎn)品重要的組成部分，對于復(fù)雜可編程邏輯器件的設(shè)計、運用已經(jīng)成為了現(xiàn)代電子工程師必需具備的一種專業(yè)技能。

該頻率計選用的CPLD器件是Altera公司生產(chǎn)的EPM1270T144C5N。低功耗CPLD提供業(yè)界最好的價值，提供了強(qiáng)大的新功能，在高達(dá)50%，總功耗降低與競爭CPLD相比時。135*3403*8415 Altera的MAX V還設(shè)有一個獨特的，非易失性的架構(gòu)和業(yè)界密度最大的CPLD。此外，MAX V集成了許多功能，如閃存，RAM，振蕩器，鎖相環(huán)，以前的外部，并在許多情況下，它提供了更多的I / O和邏輯相同的價格每足跡與競爭CPLD 。MAX V采用綠色包裝技術(shù)，與包小20平方毫米。MAX V CPLD器件支持的Quartus II軟件v.10.1，這使得生產(chǎn)力增強(qiáng)，從而導(dǎo)致更快的仿真，更快的板帶，以及更快的時序收斂。它還具有延長電池壽命靜態(tài)功耗低至45uW 由于只有一個電源（VCC核心），這也降低了材料清單（BOM）成本，DPLL數(shù)字鎖相環(huán)，能靈活地實現(xiàn)設(shè)計要求倍頻或相移 在系統(tǒng)編程（ISP），它可以讓你對器件進(jìn)行編程，而這是在操作過程中，這樣你就可以進(jìn)行現(xiàn)場更新，而不影響整體系統(tǒng)的運行，用戶閃存，嵌入式快閃記憶體，提供非易失性存儲器中存儲的關(guān)鍵系統(tǒng)信息。

2 基于CPLD和單片機(jī)的數(shù)字頻率計硬件電路設(shè)計

本設(shè)計采用了巧妙的方法運用單片機(jī)和CPLD的結(jié)合來實現(xiàn)等精度數(shù)字頻率計。因為該頻率計涉及到的計算包括加、減、乘、除需要的資源很大，用一般中小規(guī)模的CPLD芯片很難實現(xiàn)。[4]

2.1 系統(tǒng)電路框圖設(shè)計

電路系統(tǒng)原理框圖如圖1所示，主要流程為用CPLD作為計數(shù)器，記錄信號頻率，然后將記錄的信號頻率傳輸?shù)絾纹瑱C(jī)上進(jìn)行數(shù)據(jù)處理最后通過單片機(jī)將處理好的數(shù)據(jù)發(fā)送到液晶顯示器上顯示。

系統(tǒng)的基本工作方式如下：

1）P1口是單片機(jī)與CPLD的數(shù)據(jù)傳送通信口，P0口為LCD1602的串行顯示控制口。

2）顯示電路為LCD1602液晶顯示。

3）開發(fā)板自帶的晶振來提供測頻所需的48MHz標(biāo)準(zhǔn)頻率信號。

4）被測信號通過施密特觸發(fā)器整形后輸入CPLD的TCLK。

2.2 CPLD硬件電路設(shè)計

如圖2所示為CPLD芯片與單片機(jī)的接口和48M晶振原理圖

CPLD的18引腳接48M晶振，29引腳與施密特觸發(fā)器相連接待測信號輸入，49引腳與單片機(jī)P2.3口相連其作用是計數(shù)器清零（復(fù)位：COUNTER_RST為"1"的時候計數(shù)器清零）51引腳與單片機(jī)P2.4相連是計數(shù)器的計數(shù)使能，當(dāng)COUNTER_CLK預(yù)控制信號（為1的時候計數(shù)器開始計數(shù)，為0的時候停止計數(shù)）。53、57、59引腳分別于單片機(jī)P2.5、2.6、2.7相連計數(shù)值讀出選通控制71、73、75、77、79、81、85、87引腳分別與單片機(jī)P1.7～P1.0相連其作用是并行傳輸數(shù)據(jù)（CPLD芯片向單片機(jī)傳輸）

2.3 單片機(jī)最小系統(tǒng)設(shè)計

STC12C5A60S2單片機(jī)有36個通用I/O，為本系統(tǒng)提供了豐富的資源，其工作頻率范圍為0至35MHz，工作電壓范圍為3.3V至5.5V，大大方便了系統(tǒng)地設(shè)計。單片機(jī)最小系統(tǒng)中包括STC12C5A60S2為主控制芯片及復(fù)位電路和晶振電路，如圖3所示。

9 引腳接復(fù)位電路，18、19 引腳接晶振電路，晶振大小為12MHZ。

單片機(jī)在運行過程中，會受到外界因素干擾造成寄存器中數(shù)據(jù)混亂，不能正常執(zhí)行程序或產(chǎn)生的結(jié)果不正確，這就需要復(fù)位來使程序重新開始運行。復(fù)位電路可以使單片機(jī)內(nèi)部寄存器及系統(tǒng)回到初始狀態(tài)，并且從初始狀態(tài)重新開始運行。STC12C5A60S2單片機(jī)有多種復(fù)位方式如外置按鈕手動復(fù)位、軟件復(fù)位、上電復(fù)位等復(fù)位方式，在本設(shè)計中采用外置按鈕手動復(fù)位方式，從外部向RST引腳施加一定寬度的復(fù)位脈沖，從而實現(xiàn)單片機(jī)的復(fù)位。[5]本系統(tǒng)中單片機(jī)的復(fù)位信號從RST引腳（9引腳）輸入到芯片內(nèi)的施密特觸發(fā)器中，并將拉高維持至少24個時鐘加10us后，單片機(jī)進(jìn)入復(fù)位狀態(tài)，再將RST引腳拉回低電平，單片機(jī)結(jié)束復(fù)位狀態(tài)并從初始狀態(tài)開始工作[6]。

單片機(jī)中所有指令的執(zhí)行都是建立在晶振提供的時鐘頻率，所以晶振電路尤為重要。它是將電能和機(jī)械能相互轉(zhuǎn)化的晶體，在共振的狀態(tài)下保證系統(tǒng)的穩(wěn)定。本設(shè)計采用外部時鐘電路，由18、19引腳外接30pf電容和12MHZ石英晶體振蕩器。

2.4 信號整形部分設(shè)計

SN74HC14N具有6通道，在本設(shè)計中使用其中1個通道，將非方波信號轉(zhuǎn)化為方波信號，電壓范圍0-5V， 具體整形電路如圖4所示。

2.5 顯示部分設(shè)計

液晶1602顯示屏顯示內(nèi)容為16X2，可以顯示兩行字符，每行16個字符。其內(nèi)部自帶字符發(fā)生器，只要在程序中寫上字符對應(yīng)的代碼，就能顯示想要的字符，操作起來比較簡單，液晶1602具體電路如圖5 所示。

液晶1602接口說明：

1）第1、2端口為電源端口；第15，16端口為液晶屏背光電源端口；為了防止液晶背光燈不被燒壞，第15端口不直接上5V電，串聯(lián)一個電阻來限流。

2）第3端口為調(diào)節(jié)液晶對比度端口，接一個104電位器來調(diào)節(jié)液晶上字符顯示的亮度。

3）第4端口為向液晶控制器寫數(shù)據(jù)/寫命令選擇端，接單片機(jī)P2.0口。

4）第5端口為液晶讀/寫選擇端，接單片機(jī)P2.1口

5）第6端口為使能端口，是操作時必需的信號，接單片機(jī)P2.2口。

6）第7至14端口為數(shù)據(jù)口，接單片機(jī)P0口。

3 結(jié)束語

基于CPLD和單片機(jī)的數(shù)字頻率計簡化了電路結(jié)構(gòu)，增加了電路的穩(wěn)定性。具有很好的實際應(yīng)用價值和推廣前景。該文從系統(tǒng)電路框圖設(shè)計、CPLD硬件電路設(shè)計、單片機(jī)最小系統(tǒng)設(shè)計、信號整形部分設(shè)計、顯示部分設(shè)計等方面闡述了該數(shù)字頻率計硬件電路設(shè)計的可行性。

參考文獻(xiàn)：

[1] 彭容修，劉泉，馬建田.數(shù)字電子技術(shù)基礎(chǔ)[M].湖北：武漢理工大學(xué)出版社，2007.

[2] 馮雷星，楊偉，蘆艷龍.基于單片機(jī)高性價比頻率計的設(shè)計與實現(xiàn)[J].2007，23（7）.

[3] 郝建國，劉立新，黨建華.基于單片機(jī)的頻率計設(shè)計[J].西安郵電學(xué)院學(xué)報，2003，8（3：1-7.

[4] 羅怡，張璐，馬玖凱.一種寬輸入范圍高精度頻率計的設(shè)計[J].現(xiàn)代電子技術(shù)，2009（15）：17-19.