朱光榮，尹 岱，聶衛(wèi)東，，于宗光

（1.無(wú)錫友達(dá)電子有限公司，無(wú)錫214028；2.江南大學(xué)電子工程系，無(wú)錫214122）

·大規(guī)模集成電路設(shè)計(jì)、制造與應(yīng)用·

失配電流控制的高階帶隙基準(zhǔn)工藝健壯性研究

朱光榮1，尹 岱1，聶衛(wèi)東1，2，于宗光2

（1.無(wú)錫友達(dá)電子有限公司，無(wú)錫214028；2.江南大學(xué)電子工程系，無(wú)錫214122）

分析了基于失配電流控制的高階補(bǔ)償帶隙基準(zhǔn)的補(bǔ)償原理，并研究了工藝偏移對(duì)基準(zhǔn)電壓溫度系數(shù)的影響。基于失配電流控制的補(bǔ)償策略具有結(jié)構(gòu)簡(jiǎn)單、控制精度高，而且可以通過(guò)調(diào)整失配電流和多晶電阻阻值，使帶隙基準(zhǔn)具有較低的溫度系數(shù)，同時(shí)具有較強(qiáng)的工藝健壯性。模擬分析表明，在-25℃-125℃溫度范圍內(nèi)，在TT（Typical-Typical）工藝角下，帶隙基準(zhǔn)的溫度系數(shù)為4.8ppm／℃，同時(shí)在其他工藝角下，帶隙基準(zhǔn)的溫度系數(shù)都可控制在9.0ppm／℃以下。通過(guò)無(wú)錫上華科技（CSMC）0.18μm CMOS工藝實(shí)驗(yàn)驗(yàn)證，采用這種簡(jiǎn)單失配電流控制的高階補(bǔ)償帶隙基準(zhǔn)，在3V電源電壓下，在-20℃-120℃溫度范圍內(nèi)，帶隙基準(zhǔn)的溫度系數(shù)最低為6.9ppm／℃。

帶隙基準(zhǔn)；高階補(bǔ)償；溫度系數(shù)；工藝健壯性

1 引 言

一階線性電壓補(bǔ)償是產(chǎn)生帶隙基準(zhǔn)的基本方法，可通過(guò)電壓模或電流模的一階線性補(bǔ)償策略來(lái)獲得溫度系數(shù)（Temperature Coefficient，TC）為20-100ppm／℃左右的帶隙基準(zhǔn)［1-2］。進(jìn)一步降低基準(zhǔn)電壓溫度系數(shù)需要采用高階補(bǔ)償策略，可采用指數(shù)曲率溫度補(bǔ)償法［3］，線性化補(bǔ)償法［4］，分段補(bǔ)償法［5-6］，雙電流補(bǔ)償法［7］，還可利用不同材料的相異溫度特性進(jìn)行高階補(bǔ)償?shù)龋?］，都能將溫度系數(shù)控制在5ppm／℃以下。以上各類(lèi)傳統(tǒng)的高階補(bǔ)償結(jié)構(gòu)均依賴(lài)于附加的電路結(jié)構(gòu)，而且基準(zhǔn)電壓隨工藝波動(dòng)會(huì)發(fā)生顯著變化，工藝參數(shù)的漂移將導(dǎo)致基準(zhǔn)電壓溫度系數(shù)的嚴(yán)重退化，甚至產(chǎn)生10倍左右的惡化。最差狀態(tài)下，高階補(bǔ)償?shù)臏囟认禂?shù)甚至比一階線性補(bǔ)償?shù)母?，從而?yán)重限制了高階補(bǔ)償?shù)膶?shí)用價(jià)值。

首先分析了利用電路內(nèi)部的非線性失配電流實(shí)現(xiàn)高階補(bǔ)償?shù)姆椒ǎ?-11］，接著討論了電流模帶隙電壓基準(zhǔn)溫度系數(shù)的工藝健壯性。通過(guò)調(diào)整可控的失配電流和多晶電阻阻值，使得在不同工藝偏移情況下，一階補(bǔ)償與高階補(bǔ)償能相互抵消，從而保證在不同的工藝角下，帶隙基準(zhǔn)的溫度系數(shù)都能控制在較小的范圍。模擬分析表明，在-25℃-125℃范圍內(nèi)，所設(shè)計(jì)的電流模高階補(bǔ)償?shù)膸峨妷夯鶞?zhǔn)，其輸出電壓的溫度系數(shù)TC在TT（Typical-Typical），SS（Slow-Slow），F(xiàn)S（Fast-Slow），SF（Slow-Fast），F(xiàn)F（Fast-Fast）等工藝角下，都小于9.0ppm／℃。通過(guò)無(wú)錫上華科技（CSMC）0.18μm CMOS工藝實(shí)驗(yàn)驗(yàn)證，-20℃-120℃溫度范圍內(nèi)，采用這種簡(jiǎn)單的失配電流控制的高階補(bǔ)償帶隙基準(zhǔn)的溫度系數(shù)，測(cè)試最小值為6.9ppm／℃。

圖1 基于失配電流ΔI控制的電流模高階補(bǔ)償帶隙基準(zhǔn)

2 基于失配電流控制的高階補(bǔ)償帶隙基準(zhǔn)［9-11］

圖1為所采用的基于三路耦合閉環(huán)反饋偏置的電流模補(bǔ)償基準(zhǔn)電路。在偏置電流I0，I1和I2完全匹配的條件下，得到的一階線性補(bǔ)償基準(zhǔn)輸出電壓Vref為：

Q0與Q1兩PNP管發(fā)射區(qū)面積之比為N，VBE為Q4發(fā)射極BE結(jié)的正向壓降，VT為熱電壓。圖1中，Rref＝R1＋R2。當(dāng)考慮高階溫度系數(shù)時(shí)，PNP管Q4的BE結(jié)正向壓降為［12］：

式中T0取300K，VBE（T0）為T(mén)0溫度下的BE結(jié)正向壓降，γ、α分別為與三極管基區(qū)空穴遷移率和集電極電流指數(shù)溫度系數(shù)相關(guān)的系數(shù)。VG（T）為硅的帶隙電壓，其與溫度有關(guān)，可表示為［12］：

VG（T0）為T(mén)0溫度時(shí)的能隙電壓，TC1（VG），TC2（VG）分別為VG（T）的一階和二階溫度系數(shù)。

綜合（1），（2）和（3）式，當(dāng)VBE（T）的一次項(xiàng)被完全補(bǔ)償后，可得出只剩下0次項(xiàng)（常數(shù)項(xiàng)，與溫度無(wú)關(guān)）和高階項(xiàng)的基準(zhǔn)電壓為

（4）式中，VG0為理想帶隙基準(zhǔn)輸出（與溫度無(wú)關(guān)），VA_NL為高階補(bǔ)償量，用來(lái)補(bǔ)償VBE（T）和VG（T）中的高階分量。

對(duì)于圖1的基準(zhǔn)電路，當(dāng)VC0＝VC1時(shí)，一階平衡，此電路類(lèi)似于常規(guī)的一階線性補(bǔ)償帶隙基準(zhǔn)電路。當(dāng)控制VC0與VC1不相等時(shí)，失配電流ΔI＝I1-I0，此時(shí)Q0與Q1的BE結(jié)壓降差：

β＝I1／I0＝1＋ΔI／I0。當(dāng)ΔI／I0→0時(shí)，ln（1＋ΔI／I0）≈ΔI／I0，VTlnβ≈VT×ΔI／I0。

因此，圖1所示的基準(zhǔn)帶隙電壓源的輸出電壓為：

此時(shí)，如圖1所示，則系統(tǒng)通過(guò)失配控制引入的高階補(bǔ)償電壓為：

顯然電路提供的電壓量VTln N×Rref／R0對(duì)系統(tǒng)進(jìn)行了一階溫度補(bǔ)償。而電壓量VNL_A是利用電阻的一階線性與二階非線性溫度系數(shù)，在失配電流ΔI的調(diào)制下實(shí)現(xiàn)高階補(bǔ)償。電路采用多晶硅電阻，考慮其溫度特性，Rref＝Rref0［1＋TC1（T-T0）＋TC2（T-T0）2］。對(duì)于CSMC 0.18μm CMOS工藝，一階溫度系數(shù)TC1為負(fù)（TC1＝-0.97×10-3）、二階溫度系數(shù)TC2為正（TC2＝1.85×10-6），兩者分別在中低溫和中高溫范圍內(nèi)起作用。由于ΔI為與溫度近似無(wú)關(guān)的常數(shù)，只需通過(guò)ΔI的正負(fù)極性控制和大小設(shè)置，同時(shí)通過(guò)多晶硅電阻的非線性溫度特性，即可獲得不同性質(zhì)和不同溫度范圍的溫度補(bǔ)償量。所以通過(guò)設(shè)計(jì)選取適當(dāng)?shù)腞ref和ΔI，式（4）中的高階溫度量VA_NL可以由補(bǔ)償電壓VNL_A獲得補(bǔ)償，從而得到更低溫度系數(shù)的基準(zhǔn)電壓源。

由于利用了系統(tǒng)的失配控制進(jìn)行高階補(bǔ)償，所以線路系統(tǒng)中各器件的隨機(jī)失配必須進(jìn)行優(yōu)化設(shè)計(jì)，以減少隨機(jī)失調(diào)電壓與電流。除了完成啟動(dòng)功能的PM8，PM9可按最小規(guī)則進(jìn)行設(shè)計(jì)外，其余MOS管的最小溝長(zhǎng)為2μm，PNP管Q0，Q1，Q2和Q3的發(fā)射區(qū)面積為10μm×10μm，并對(duì)要求嚴(yán)格的MOS對(duì)管和PNP管進(jìn)行了對(duì)稱(chēng)設(shè)計(jì)，交叉設(shè)計(jì)，冗余設(shè)計(jì)和共質(zhì)心布局，以保證工藝隨機(jī)失調(diào)及其他不需要的系統(tǒng)失調(diào)不會(huì)影響系統(tǒng)的失配控制。

3 工藝健壯性研究與設(shè)計(jì)

工藝漂移引起基準(zhǔn)溫度系數(shù)變化的根源主要來(lái)自?xún)蓚€(gè)方面，首先是一階線性補(bǔ)償漂移，其次是高階補(bǔ)償分量漂移。受工藝波動(dòng)影響，VBE中的一階線性負(fù)溫度系數(shù)（VG（T0）-VBE（T0））／T0必然發(fā)生漂移，而其正溫度補(bǔ)償量VTln N×Rref／R0中的線性比例系數(shù)由電阻比決定，而電阻比在工藝漂移下仍能保持恒定，導(dǎo)致一階線性正溫度與VBE中一階線性負(fù)溫度的補(bǔ)償發(fā)生偏離，造成溫度系數(shù)的顯著變化。

而且，工藝漂移帶來(lái)電路結(jié)點(diǎn)電位與電流失配狀態(tài)的變化以及多晶電阻的變化。當(dāng)失配電流ΔI變化時(shí)，導(dǎo)致高階補(bǔ)償變化，而其多晶電阻的補(bǔ)償包含一階線性分量與二階非線性分量。因此，若高階補(bǔ)償漂移與一階線性補(bǔ)償漂移方向相反，其作用可以相互抵消時(shí)，工藝漂移對(duì)基準(zhǔn)溫度系數(shù)的影響可大幅降低。

基于失配電流控制的高階補(bǔ)償帶隙基準(zhǔn)，為提高其工藝健壯性，還需對(duì)ΔI失配狀態(tài)進(jìn)行優(yōu)化控制。設(shè)在TT工藝角下，實(shí)現(xiàn)最優(yōu)高階補(bǔ)償所需的最大失配電流為ΔImax，此時(shí)，當(dāng)0＜ΔI＜ΔImax時(shí)，基準(zhǔn)溫度特性介于理想高階補(bǔ)償與典型一階補(bǔ)償?shù)闹虚g狀態(tài)，ΔI由于較小而達(dá)不到最佳補(bǔ)償效果，因此溫度系數(shù)比理想二階補(bǔ)償略大，但仍比一階小。在此狀態(tài)下，當(dāng)工藝漂移時(shí)，導(dǎo)致一階溫度特性與高階補(bǔ)償特性均發(fā)生變化，但由于適當(dāng)?shù)摩調(diào)制作用，存在某一特性的ΔI狀態(tài)點(diǎn)，既保留了較強(qiáng)的線性補(bǔ)償與高級(jí)補(bǔ)償相互抵消的特性，即高階補(bǔ)償充分有效，同時(shí)也由于線性補(bǔ)償和高階補(bǔ)償隨工藝漂移而相互抵消，從而抑制引起的基準(zhǔn)輸出溫度特性變化，最終實(shí)現(xiàn)工藝健壯性控制。可以預(yù)測(cè)，存在某一狀態(tài)工作點(diǎn)，即在0～ΔImax范圍內(nèi)某一特定的ΔI，盡管其基準(zhǔn)溫度特性在典型工藝條件TT狀態(tài)下，不一定最佳，但可以實(shí)現(xiàn)基準(zhǔn)溫度特性較好的工藝健壯性。

4 仿真驗(yàn)證與分析

基于Spectre仿真工具及CSMC 0.18μm CMOS工藝模型，調(diào)整失配電流ΔI和多晶電阻Rref阻值，在不同工藝角下，模擬分析了帶隙基準(zhǔn)電壓溫度特性。

圖2為基準(zhǔn)電路在-25℃-125℃溫度范圍內(nèi)的溫度特性仿真驗(yàn)證波形。其中，方案1與方案2的失配電流ΔI分別為2.15nA和1.40nA，多晶電阻Rref阻值分別為47.2772kΩ和47.4074kΩ。從圖2（a）可發(fā)現(xiàn)，在典型TT工藝角下，方案1和方案2都呈現(xiàn)出高階補(bǔ)償特性，其溫度補(bǔ)償特性為“M”形，方案1的溫度系數(shù)為1.9ppm／℃，而方案2的溫度系數(shù)為4.8ppm／℃。模擬結(jié)果表明在SS，F(xiàn)S，SF，F(xiàn)F工藝角下的溫度系數(shù)，方案1分別為5.7，6.4，7.9和14.8 ppm／℃，方案2分別為6.3，8.7，5.6和6.7 ppm／℃。從圖2（b）和（c）可見(jiàn)，在SF和FF工藝角下，隨著溫度的升高，方案1的正溫度補(bǔ)償特性明顯強(qiáng)于負(fù)溫度補(bǔ)償特性，因此，輸出電壓呈現(xiàn)出單調(diào)的正溫度系數(shù)，特別在FF工藝角下，其溫度系數(shù)增大到7.78倍（相對(duì)于TT）。而對(duì)于方案2，在FF工藝角下，當(dāng)溫度低于60℃時(shí)，正溫度補(bǔ)償特性強(qiáng)于負(fù)溫度補(bǔ)償特性，輸出電壓呈現(xiàn)出正溫度系數(shù)，當(dāng)溫度高于60℃時(shí)，正溫度補(bǔ)償特性弱于負(fù)溫度補(bǔ)償特性，輸出電壓呈現(xiàn)出負(fù)溫度系數(shù)，其溫度系數(shù)增大不到1.4倍（相對(duì)于TT）。所以，盡管在典型TT工藝角下，方案1的溫度特性?xún)?yōu)于方案2，但在其他工藝角下，方案2的溫度特性整體變化不大，明顯優(yōu)于方案1。因此，方案2表現(xiàn)出較強(qiáng)的工藝健壯性。所以通過(guò)選擇合適的失配電流和多晶電阻阻值，以適量犧牲典型TT工藝角下的溫度系數(shù)為代價(jià)，可換取工藝穩(wěn)定性的提高。工藝漂移引起的最大相對(duì)變化僅為1.4倍，是最具使用價(jià)值的補(bǔ)償狀態(tài)。

5 實(shí)驗(yàn)結(jié)果分析

根據(jù)模擬結(jié)果，基于無(wú)錫上華科技（CSMC）0.18μm CMOS工藝，通過(guò)適量犧牲典型TT工藝角下的溫度系數(shù)，以保證在工藝波動(dòng)的情況下，其溫度系數(shù)都處于較好的水平。圖3為芯片的顯微照片，芯片面積為230μm×290μm。圖4給出了在3V電源電壓下，-20℃-120℃溫度范圍內(nèi)，經(jīng)修調(diào)后的最小溫度系數(shù)曲線，其值為6.9ppm／℃。可以看出，其溫度系數(shù)略大于TT工藝角下的模擬數(shù)值，基本與FF工藝角下的模擬數(shù)值相當(dāng)。

圖3 失配高階補(bǔ)償電壓基準(zhǔn)芯片顯微照片

圖4 實(shí)測(cè)帶隙基準(zhǔn)溫度曲線

6 結(jié)束語(yǔ)

適當(dāng)減小高階失配補(bǔ)償量和優(yōu)化多晶電阻阻值，使基于失配電流控制的新型高階補(bǔ)償基準(zhǔn)電路具有內(nèi)在的抑制工藝漂移的能力，可實(shí)現(xiàn)在較低溫度系數(shù)下的最佳工藝穩(wěn)定性。新型補(bǔ)償基準(zhǔn)可實(shí)現(xiàn)不同工藝狀態(tài)下良好的溫度特性。因此，提出了一種基于狀態(tài)工作點(diǎn)失配控制的具有良好工藝健壯性的帶隙輸出電壓源的低成本解決方案。

［1］Y H Lamand，W H Ki.CMOS Bandgap References With Self-Biased Symmetrically Matched Current-Voltage Mirror and Extension of Sub-1-V Design［J］.IEEE Trans.Very Large Scale Integr（VLSI）Syst.，2010，18（6）：857-865.

［2］Koudounas S，Andreou C M，Geourgiou.A Novel CMOS Bandgap Reference Circuit With Improved High-order Temperature Compensation［C］.In：Proceedings of IEEE Industrial Symposium on Circuits and Systems.Pairs，2010：4073-4076.

［3］ILee，G Kim，W Kim.Exponential Curvature-Compensated BiCMOS Bandgap Voltage References［J］.IEEE J.Solid-State Circuits，1994，29（11）：1396-1403.

［4］PMalcovati，F(xiàn) Maloberti，M Pruzzi，C Fiocchi.Curvature Compensated BiCMOS Bandgap With 1-V Supply Voltage［J］.IEEE J.Solid State Circuits，2001，36（7）：1076-1081.

［5］G A Rincon-Mora，P E Allen.1.1-V Current-Mode and Piecewise-Linear Curvature-Corrected Bandgap Reference［J］.IEEE J.Solid-State Circuits，1998，33（10）：1551-1554.

［6］JLi，X Zhang，M Yu.A 1.2-V Piecewise Curvature-Corrected Bandgap Reference in 0.5μm CMOS Process［J］.IEEE Trans.Very Large Scale Integr（VLSI）Syst.，2011，19（6）：1118-1122.

［7］M D Ker，J S Chen.New Curvature Compensated Technique for CMOS Bandgap Reference With Sub-1-V Operation［J］.IEEE Trans.Circuits Syst.II，Analog Digit.Signal Process，2006，53（8）：667-671.

［8］K N Leung，P K T Mok.A 2-V 23μA 5.3ppm／℃Curvature Compensated CMOS Bandgap Voltage Reference［J］.IEEE J.Solid-State Circuits，2003，38（3）：561-564.

［9］Jin Wu，Ning Qu，Weidong Nie，Hao Li.A Simple Curvature Compensated Technique for CMOS Bandgap Voltage Reference［J］.IEICE Electro.Exp.，2011，8（17）：1374-1379.

［10］吳金，聶衛(wèi)東，常昌遠(yuǎn)，等.基于失配控制的非線性補(bǔ)償帶隙基準(zhǔn)電路設(shè)計(jì)［J］.東南大學(xué)學(xué)報(bào)（自然科學(xué)版），2011，41（5）：917-922.

［11］聶衛(wèi)東，吳金，朱偉民，等.基于混合模式高階補(bǔ)償?shù)某蜏囟认禂?shù)帶隙基準(zhǔn)電路［P］.中國(guó)專(zhuān)利，CN101881986A.2010-11-10.

［12］Y Tsividis.Accurate Analyzes of Temperature Effects in I-V Characteristics with Application to Bandgap Reference Sources［J］.IEEE J.Solid State Circuits，1980，15（6）：1076-1084.

Process Robust of High-Order Curvature-Com pensated Bandgap Voltage Reference Controlled By Mismatch Current

ZHU Guang-rong1，YIN Dai1，NIEWei-dong1，2，YU Zong-guang2
（1.Wuxi Youda Co.，Ltd.，Wuxi214028，China；2.Department of Electronic Engineering，Jiangnan University，Wuxi214122，China）

The principle of high-order curvature-compensated CMOS bandgap voltage reference controlled bymismatch current is analyzed and the influence of process variation on the temperature coefficient（TC）is studied.The circuit is of the simple structure and high control accuracy.Meanwhile the bandgap reference with low TC and strong process robust is achieved by adjusting the values ofmismatch current and poly resistor.The simulation result shows that the TC in the temperature range of-25℃to 125℃is 4.8ppm／℃with themodel of TT（Typical-Typical），and it is below 9.0ppm／℃with other models.The circuit is fabricated in 0.18μm CMOS process from CSMC and the tested minimum TC，at 3V power supply in the temperature range of-20℃to 120℃，is 6.9ppm／°C which confirms the analysis.

Bandgap reference；High-order curvature-compensated；Temperature coefficient；Process robust

10.3969／j.issn.1002-2279.2014.04.001

TN4

：A

：1002-2279（2014）04-0001-04

朱光榮（1965-），男，江蘇姜堰人，碩士，主研方向：模擬電路、半導(dǎo)體工藝與功率器件。

2014-03-19