文獻摘要(164)
Technology & Abstract (164)
(龔永林)
Supply Chain in the 21st Century
當前垂直整合轉變的商業(yè)環(huán)境下,為提供一個供應鏈競爭優(yōu)勢就需要推動供應鏈管理戰(zhàn)略規(guī)劃。本文介紹了什么是供應鏈?什么是供應鏈管理?供應鏈管理的作用?供應鏈活動涵蓋從產(chǎn)品開發(fā)、供應商選擇和采購、制造到物流、儲存和服務。供應鏈的歷史始于5000年前,經(jīng)歷了不斷創(chuàng)新變革。高性能供應鏈如OEM,ODM可提高競爭優(yōu)勢。供應鏈管理有許多作用,不等于采購,供應鏈管理有七項權利。企業(yè)發(fā)展應該有供應鏈戰(zhàn)略,建立成功的供應基地和合作伙伴。供應商的選擇和鑒定,是基于ISO 9001標準,并配置一系到的管理工具。應該有信心創(chuàng)建世界級高效供應鏈,支持我們的業(yè)務需求。
(Steve Williams,PCB magazine,2015/07,共9頁)
Dry Film Photoresist Thickness Selection Criteria
光致抗蝕干膜有多種不同型號,根據(jù)不同的使用過程如蝕刻、電鍍銅、電鍍金、掩孔等選擇合適型號。選擇匹配的抗蝕干膜的條件包括抗蝕性、分辨率、厚度和價格。通常干膜光刻膠層薄往往價格有較低,印刷和蝕刻用干膜抗蝕劑通常是25 μm、35 μm厚。薄的可用約20 μm,考慮有好的分辨率和蝕刻因子??闺婂兏赡みx擇抗蝕劑的厚度至少為鍍層厚度,防止鍍層擴張。
(Karl Dietz,PCB magazine,2015/07,共2頁)
Eliminate Connectors with Sculptured Flex
撓性電路的連接器有多種選擇,其中一個選項是連接器插頭為撓性電路的一部分,使用雕刻型撓性電路板(sculptured flex)。 雕刻型撓性電路是板邊具有厚銅插頭,有減少連接器組件、減少空間與重量、降低成本,以及連接可靠等優(yōu)點。
(Dave Becker,pcb007.com,2015-07-23,共2頁)
3D Multi-Board Product Level PCB and IC Packaging Design為了在更短的時間達到一個較低成本的功能豐富和輕小的產(chǎn)品,設計師正在越來越多地創(chuàng)建復雜的多板組合產(chǎn)品,并采用新的封裝技術把集成電路更緊密地安裝在一起。從單板的二維到多板的三維安裝對設計制造面臨新的挑戰(zhàn),如系統(tǒng)級互連的規(guī)劃,元器件需要更緊密地配置, 封裝和印制電路板作為一個完整的系統(tǒng)。本文主要介紹多板設計的挑戰(zhàn),三維設計挑戰(zhàn),以及芯片、封裝、多板的協(xié)同設計。
(Craig Armenti,PCD&F,2015/08,共6頁)
Calculating Board Weight
當今的許多電子產(chǎn)品對重量都非常敏感,如航空航天應用需要盡可能低的重量(質量),可穿戴式裝置也需要盡可能輕與柔軟配件。即使對重量要求不關鍵的產(chǎn)品若重量減少也可以降低運輸成本。因此在PCB設計時考慮到板的重量。板的重量如何計算,從構成基板的銅箔、環(huán)氧玻璃布(FR-4)、聚酰亞胺和丙烯酸樹脂算起,到計算電鍍涂覆層的重量。通常選擇撓性PCB是減輕重量有效方法。
(Mark Verbrugge,PCD&F,2015/08,共2頁)
Designing a successful high-speed rigid-flex PCB
開發(fā)一個剛撓結合印制電路板(R-FPCB)是困難的,當具有高速信號時設計變得更復雜。好的設計就是進行多方面的權衡,重點是確保高速信號的完整性和電路的撓曲性。首先了解板的用途,是否動態(tài)彎曲,這涉及到基材及銅箔選擇和線路布局走向。為高速信號的完整性必須控制信號路徑的阻抗,這涉及到銅材的選擇,在動態(tài)環(huán)境下穩(wěn)定,利用好ECAD工具將使高速信號電路設計成功。
(Ben Jordan,PCD&F,2015/08,共4頁)
Failure Mode: Hole Wall Pullaway
印制板金屬化孔的孔壁拉脫(HWPA)的故障是因電鍍層與孔壁之間存在裂縫(暗線),一開始很難被檢測到。作者基于自己PCB互連應力測試(IST)經(jīng)驗,提出發(fā)生HWPA有兩種不同類型:應力緩解和應力誘導。應力緩解是孔壁鍍層已有應力存在,經(jīng)受熱循環(huán)消除應力而引起孔壁分離故障。應力誘導是經(jīng)受熱循環(huán)引起應力,導致孔壁分離故障。PTH失敗的依據(jù)是附連試驗板電路電阻變化大于10% 。
(Paul Reid PCB Design 2015/08 共3頁)