基于FIR數(shù)字濾波器的激光陀螺信號的提取

田熙燕,張春俠,路靜

(1.河南科技學(xué)院,河南新鄉(xiāng)453003;2.北京航天自動控制研究所,北京100854;3.宇航智能控制技術(shù)國家級重點實驗室,北京100854)

基于FIR數(shù)字濾波器的激光陀螺信號的提取

田熙燕1,張春俠2,3,路靜2,3

(1.河南科技學(xué)院,河南新鄉(xiāng)453003;2.北京航天自動控制研究所,北京100854;3.宇航智能控制技術(shù)國家級重點實驗室,北京100854)

針對激光陀螺輸出信號中存在高頻抖動分量的問題,采用數(shù)字濾波的方式對陀螺輸出信號進行了FIR低通濾波,并且將鑒相、計數(shù)、鎖存、作差、低通濾波等信號處理功能集成在一片F(xiàn)PGA芯片內(nèi),縮短了處理時間,提高了系統(tǒng)的集成度.通過激光陀螺信號處理系統(tǒng)靜態(tài)測試驗證了系統(tǒng)功能的正確性,濾波器具有很高的精度和穩(wěn)定性.

激光陀螺;數(shù)字濾波;靜態(tài)測試

50型二頻機械抖動激光陀螺是一種基于Sagnac效應(yīng)的慣性儀表,其輸出信號中除了有效的慣性輸入角速度分量外,還含有一些抖動的高頻信號成分.因此,在陀螺的輸出信號中,要實現(xiàn)陀螺信號的解調(diào)就必須濾除抖動信號的高頻成分[1].常用的方法有整周期計數(shù)和數(shù)字濾波兩種.整周期計數(shù)由于輸出結(jié)果是每一個機械抖動周期變化一次,因此系統(tǒng)響應(yīng)速度慢,無法滿足角速度快速變化的應(yīng)用場合.數(shù)字濾波響應(yīng)速度快,每一個采樣周期產(chǎn)生一個輸出.目前,采用數(shù)字濾波方式濾除抖動信號高頻信號的應(yīng)用更多一些.

工程上對激光陀螺的濾波一般采用軟件濾波的方式[2],軟件濾波存在濾波時間長,系統(tǒng)延遲大等不足.針對該問題,本文對50型激光陀螺信號進行數(shù)字低通FIR硬件濾波,且將鑒相、計數(shù)、鎖存、作差、低通濾波等功能集成在一片F(xiàn)PGA芯片內(nèi),減小了濾波時間和系統(tǒng)延遲,并提高了系統(tǒng)的集成度,降低了系統(tǒng)的功耗.

1 FIR低通濾波器MATLAB設(shè)計

1.1 FIR濾波器的基本原理

數(shù)字濾波器中,采用FIR濾波器,可以隨意設(shè)計幅度特性,同時保證精確和嚴(yán)格的線性相位;另外,FIR濾波器的單位脈沖響應(yīng)是有限長序列,因此沒有不穩(wěn)定的問題;其次,由于FIR濾波器一般為非遞歸結(jié)構(gòu),因此在有限精度運算下,累計誤差較小[3].

對于許多應(yīng)用來說,數(shù)字濾波器一般具有如下差分方程

式(1)中:x(n)為輸入序列,y(n)為輸出序列,a(k)和b(k)為濾波器系數(shù),N是濾波器的階數(shù).式(1)中,若所有的b(k)均為零,則有

式(2)就是FIR濾波器的差分方程.因為FIR濾波器具有上述優(yōu)點,因此選擇FIR濾波器進行陀螺信號的濾波處理.

1.2 FIR低通濾波器在MATLAB中的設(shè)計

設(shè)計中采用Matlab7.0的FDATool工具實現(xiàn)FIR濾波器的設(shè)計.FDATool是很好的界面化濾波器設(shè)計工具[4],需要根據(jù)系統(tǒng)需求設(shè)置濾波器的通帶頻率、截止頻率以及帶外抑制等參數(shù),可以直觀地得到濾波器的頻率響應(yīng)曲線、脈沖響應(yīng)特性和系數(shù)等.FDATool設(shè)計產(chǎn)生的系數(shù)可以在FPGA編譯軟件FIR Compiler中直接調(diào)用,應(yīng)用起來十分方便.

激光陀螺慣性輸入角速率有效信號在100Hz以下,而陀螺機械抖動以及其它隨機噪聲頻率在300Hz以上,因此需要設(shè)計一個低通FIR濾波器來實現(xiàn)陀螺信號的解調(diào),將100 Hz以下信號保留而將300 Hz以上信號濾除.設(shè)計中采用具有很大靈活性的Kaiser窗來設(shè)計濾波器,其中采樣頻率4 kHz,通帶截至頻率100 Hz,阻帶截至頻率300 Hz,通帶最大衰減2 dB,阻帶最小衰減50 dB,將獲得的59階濾波器系數(shù)按照每個系數(shù)一行的形式存放至filter coefficient.txt文件中[5].

2 激光陀螺信號處理系統(tǒng)設(shè)計及FPGA實現(xiàn)

2.1 激光陀螺信號處理系統(tǒng)方案

激光陀螺信號處理系統(tǒng)主要由3部分組成:激光陀螺電路、計算機板和上位機.如圖1所示.

圖1 系統(tǒng)組成Fig.1 Composition ofthe system

X、Y、Z三個軸向的激光陀螺電路主要敏感地球自轉(zhuǎn)角速度,其輸出除了有效信號外還包含因為防止閉鎖引入的抖動分量以及部分高頻噪聲;計算機板采用FPGA加DSP架構(gòu),主要在FPGA內(nèi)部對激光陀螺電路的輸出脈沖信號進行鑒相、計數(shù)、濾波處理,處理結(jié)束后將衡量角速度變化的脈沖計數(shù)結(jié)果由DSP通過RS422總線輸出至上位機;上位機主要進行陀螺解調(diào)性能的統(tǒng)計和顯示[6].

2.2 陀螺信號在FPGA內(nèi)部處理流程

以X軸的陀螺信號處理為例,內(nèi)部功能結(jié)構(gòu)組成和信號流向參見圖2.

圖2 FPGA內(nèi)部程序結(jié)構(gòu)Fig.2 The internal programblock diagramofFPGA

激光陀螺電路輸出經(jīng)過調(diào)制后的兩路TTL電平的脈沖信號,首先需要通過鑒相模塊將其解調(diào)為代表陀螺正負方向的脈沖信號,隨后使用同一個時鐘的上升沿進行整形,計數(shù)器模塊對整形后的脈沖信號進行遞減計數(shù)、按照4 kHz的采樣周期進行鎖存、鎖存完成后單路作差得到4 kHz內(nèi)的脈沖數(shù)、后續(xù)正負通道作差獲得X軸的陀螺數(shù)據(jù),最后經(jīng)過FIR低通濾波濾除多余的抖動和噪聲后得到所需的慣性輸入角速度信息.累加器的主要功能是將4 kHz的脈沖數(shù)進行累加,從而減少向DSP申請中斷的次數(shù),累加到一定周期(如20 ms)時向DSP申請中斷,由DSP進行數(shù)據(jù)讀取并通過RS422串口輸出至上位機進行結(jié)果統(tǒng)計和顯示.

其中FPGA和DSP共用同一個時鐘源,確保二者時鐘同步,采樣信號4 kHz由DSP定時器時鐘輸出.

設(shè)計中將上述功能集成在一片F(xiàn)PGA芯片中,片內(nèi)程序主要包括:陀螺信號鑒相、整形、計數(shù)、4 kHz鎖存、單通道正負脈沖作差、FIR濾波、20 ms累加、與DSP接口控制等幾個功能單元.

2.3 FPGA內(nèi)部FIR濾波器實現(xiàn)過程

本文采用Altera公司FPGA芯片EP2C35F484I進行電路設(shè)計,在Quartus II 12.0開發(fā)環(huán)境中實現(xiàn)上述功能設(shè)計.Quartus II 12.0提供了大量的IP核供用戶使用,其中包括FIR濾波器的IP核,本文應(yīng)用FIR Compiler v12.0完成FIR濾波器設(shè)計.

主要設(shè)計過程包括下面5步:

(1)參數(shù)設(shè)計.進行FIR濾波器設(shè)計時,通過MATLAB計算出的固定系數(shù)都是浮點數(shù),必須將系數(shù)量化后再用作IP核處理,量化倍數(shù)可以根據(jù)精度的需要和占用位數(shù)折中選擇,在本文設(shè)計中量化倍數(shù)選擇65 536,將filter coefficient.txt文件導(dǎo)入?yún)?shù)設(shè)計操作界面,就會自動生成需要的定點系數(shù),由定點系數(shù)參與FIR濾波器處理.濾波結(jié)束后對濾波結(jié)果除以量化倍數(shù)65 536便可得到最終的脈沖計數(shù)結(jié)果.

FIR Compiler v12.0提供4種結(jié)構(gòu)的FIR IP核,完全串行濾波器,多位串行濾波器,完全并行濾波器,可變參數(shù)濾波器,每種濾波器各有其優(yōu)缺點,本文設(shè)計選擇串行濾波器結(jié)構(gòu)進行設(shè)計,其占用邏輯資源最少.

設(shè)計中選擇單通道、單速率串行濾波器進行設(shè)計,經(jīng)過計數(shù)、鎖存得到的4 kHz采樣周期的陀螺脈沖數(shù)為16 bit,量化倍數(shù)65 536為16 bit,根據(jù)FIR濾波器參數(shù)設(shè)計公式得到的濾波結(jié)果為33 bit,由于DSP的數(shù)據(jù)位寬為32 bit,因此需要對濾波結(jié)果進行截斷處理,取低32 bit有效值輸出得到一個采樣周期的濾波結(jié)果.

(2)產(chǎn)生仿真文件.產(chǎn)生仿真需要的仿真模型文件,仿真用Testbench文件以及MATLABM文件.

(3)生成FIRIP核VHDL代碼.參數(shù)設(shè)置以及模型文件生成后,點擊生成代碼,就會生成設(shè)計的FIR VHDL代碼.最后生成的FIR IP核輸入輸出接口參如圖3所示,和前后模塊之間的輸入輸出對應(yīng)關(guān)系參見圖2.

(4)頂層調(diào)用完成系統(tǒng)構(gòu)建.在加入FIR IP核VHDL代碼的工程中,增加鑒相、整形、計數(shù)、4 kHz鎖存、單通道正負脈沖作差模塊的VHDL代碼,并且按照圖4所示的時序關(guān)系,編寫頂層文件代碼完成FIR IP核的調(diào)用和濾波完成后輸出數(shù)據(jù)的讀取,最后再進行20 ms累加,完成與DSP的接口控制.

圖3 FIR IP核管腳配置Fig.3 The pin configuration ofFIR IP

圖4 FIR IP核信號時序關(guān)系Fig.4 The sequence diagramofFIR IP

(5)仿真驗證與代碼下載.將上述編譯鏈接完成的工程進行仿真,確認達到設(shè)計要求后,將可執(zhí)行代碼下載至芯片EP2C35F484I器件中進行系統(tǒng)級功能測試.

3 激光陀螺信號系統(tǒng)的解調(diào)功能驗證

在靜態(tài)情況下,利用上述激光陀螺信號處理系統(tǒng)對陀螺的輸出解調(diào)性能進行測試,在上位機中進行數(shù)據(jù)分析和波形繪制,其中X軸的上位機測試結(jié)果如圖5所示,左圖為FIR濾波完成后20 ms累計的陀螺脈沖數(shù),右圖為10 s累計的脈沖數(shù).

圖5 X軸的上位機測試結(jié)果Fig.5 PCtest results ofthe X axis

試驗過程中通過更改FPGA和DSP程序,采用DSP進行了FIR軟件濾波精度測試,與FPGA硬件濾波進行了對比,測試結(jié)果參見表1.

表1 DSP軟件濾波與FPGA硬件濾波測試結(jié)果Tab.1 The test results ofDSP software filteringand FPGAhardware filtering

由表1可以看出,由于濾波系數(shù)的取整問題,FPGA硬件濾波比浮點DSP軟件濾波的精度稍差,但是整體上可以與軟件濾波的精度相當(dāng);同時硬件濾波占用的時間明顯小于軟件濾波的時間,大大縮短了系統(tǒng)延遲.

4 小結(jié)

本文首先采用Matlab的FDATool工具進行了針對激光陀螺濾除機械抖動信號的FIR濾波器設(shè)計,并采用FPGA芯片進行了包括鑒相、整形、計數(shù)、FIR濾波、累加等陀螺信號處理過程的實現(xiàn),最終搭建測試系統(tǒng)對軟件濾波和硬件濾波結(jié)果進行了靜態(tài)測試和比對,結(jié)果表明該濾波器具有很高的精度和穩(wěn)定性,相比軟件濾波縮短了時間,保證了精度.

[1]高伯龍,李樹棠.激光陀螺[M].長沙:國防科技大學(xué)出版社,1984.

[2]張永瑞,李錦明,蘇樹清.基于FPGA和DSP的激光陀螺信號處理電路設(shè)計[J].中國測試,2014,40(2):110-113.

[3]廖紅華,吳長坤,廖宇,等.基于廣義形態(tài)濾波的低電壓芯片電泳電色譜信號去噪研究[J].湖北民族學(xué)院學(xué)報:自然科學(xué)版,2014,32(4):439-444.

[4]林一超,米國鑫,劉澤華,等.基于FPGA的FIR濾波器設(shè)計[J].電子世界,2014(3):136.

[5]溫鋒,李錦明.基于FPGA的激光陀螺信號高速解調(diào)濾波設(shè)計[J].電子技術(shù)應(yīng)用,2014,40(1):90-96.

[6]高黎明,樂晉.基于以太網(wǎng)絡(luò)接口的激光陀螺信號處理電路設(shè)計[J].計算機與數(shù)字工程,2011(2):187-189.

（責(zé)任編輯：盧奇）

The extraction of laser gyro signal based on FIR digital filtering

TIAN Xiyan1,ZHANG Chunxia2,3,LU Jing2,3
(1.Henan Institute ofScience and Technology,Xinxiang453003,China;2.BeijingAerospace Automatic Control Institute,Beijing100854,China;3.National KeyLaboratoryofScience and Technologyon Aerospace Intelligence Control,Beijing100854,China)

Aiming at the problem of high frequency jitter in the laser gyro output signal,with the method of digital filtering,the gyro output signal has been processed using a FIR low-pass filter.And the phase detecting,counting,latches, making a difference,low-pass filtering such as signal processing function were all integrated in one FPGA chip.The processing time was shorted and the integration of the system was increased.Through static testing of the laser gyro signal processing system,the system function was verified,a high accuracy and stability of the filter was also proved.

laser gyro;digital filtering;static test

TN911.72

A

1008-7516（2015）06-0057-05

10.3969/j.issn.1008-7516.2015.06.011

2015-10-14

田熙燕(1980―),女,河南舞陽人,碩士,講師.主要從事信號處理研究.