基于邊界掃描技術(shù)的PCB測試平臺設(shè)計

摘 要：在PCB測試領(lǐng)域，邊界掃描測試技術(shù)由于設(shè)備量低、成本低、測試工程開發(fā)簡單等優(yōu)勢，得到了廣闊的發(fā)展。我們以邊界掃描測試技術(shù)為基礎(chǔ)設(shè)計了PCB（印刷電路板）測試平臺，并對許多復(fù)雜的PCB進行了測試。同時我們根據(jù)在測試開發(fā)中遇到的問題，對可測性設(shè)計提出了一些建議。

關(guān)鍵詞：邊界掃描；PCB測試；測試平臺；可測性設(shè)計

1 概述

為了充分發(fā)揮邊界掃描測試技術(shù)的優(yōu)勢，我們設(shè)計了以邊界掃描芯片（本設(shè)計采用了某型號FPGA作為邊掃掃描芯片）為核心的PCB測試平臺，并借助Scanworks軟件，實現(xiàn)了對不同產(chǎn)品、不同類型的大規(guī)模集成PCB的自動測試，同時還給出了對PCB設(shè)計需要注意的可測試性設(shè)計進行了分析。

2 設(shè)計實現(xiàn)

2.1 邊界掃描技術(shù)

邊界掃描（Boundary Scan）技術(shù)主要是通過在設(shè)計FPGA時，在其輸入輸出管腳上增加一個移位寄存器，由于這些移位寄存器都分布在FPGA的邊界上，所以它們被稱為邊界掃描寄存器。當(dāng)正常工作時，這些寄存器處于導(dǎo)通模式，不影響正常信號的輸入輸出；當(dāng)在測試模式時，這些寄存器可以將FPGA和輸入輸出隔離開來；當(dāng)在觀察模式時，這些寄存器可以對FPGA的輸入輸出信號進行觀察和控制。

另外，這些移位寄存器可以相互串行連接起來，形成一個寄存器鏈，也稱為掃描鏈（Boundary-Scan Chain）。邊界掃描鏈采用串行輸入和串行輸出的方式，鏈上有4個重要的信號管腳，分別是TDI、TDO、TCK和TMS。它們的工作方式是：TCK信號作為移位時鐘，給移位寄存器使用；TMS作為控制移位寄存器的“使能”信號，控制不同的工作模式；TDI為串行輸入的向量信號，而TDO則為串行輸出的向量信號。在觀察FPGA的輸入信號時，移位寄存器先將輸入信號讀取到寄存器中，然后通過串行方式移到TDO測試口。在對FPGA進行輸出時，TDI產(chǎn)生串行輸入向量，通過移位寄存器送到FPGA的相應(yīng)信號管腳。 經(jīng)過上述過程，就可以方便的觀察和控制具有邊界掃描鏈的FPGA。

2.2 PCB測試平臺

根據(jù)上文所述邊界掃描測試技術(shù)的原理，F(xiàn)PGA能夠觀察和驅(qū)動和其輸入輸出管腳相連的其它芯片或電路，從而實現(xiàn)對被測PCB的測試。因此我們設(shè)計了一個以支持邊界掃描技術(shù)的FPGA為核心的硬件平臺，用它來測試被測PCB的對外接口部分、未形成信號回路的一部分管腳的信號。

在一些雙向的門電路作為緩沖的PCB中，如果這些門電路的輸入方向“使能”可以控制，則可以讓PCB測試平臺產(chǎn)生輸入信號并捕獲響應(yīng)，從而可以增加待測試IC的故障覆蓋率。

在本文所述的測試平臺上選用的型號為EP1S25F780C7的FPGA，該芯片能夠提供500多個測試管腳，完全滿足了一般PCB的測試需求。測試接口板則采用18層布線設(shè)計，信號線、電源線、地線均勻分布，信號穩(wěn)定可靠。另外，接口可以靈活配置，同時根據(jù)不同的需要還可以單獨設(shè)計適配器，進行電平或接口的轉(zhuǎn)換。

2.3 Scanworks軟件及開發(fā)流程

邊界掃描測試的測試向量產(chǎn)生需要額外的開發(fā)軟件，本文所述的PCB測試臺軟件選擇了ASSET公司的Scanworks工具。ASSET公司專業(yè)從事邊界掃描技術(shù)的開發(fā)與研究，它參與制定了IEEE1149.1、IEEE1149.4、1532、1149.6等有關(guān)JTAG標(biāo)準(zhǔn)。Scanworks與摩托羅拉、思科、諾基亞、Aglient等500強公司有著長期良好的合作，在銷售市場的占有率長期保持第一。因此，使用Scanworks軟件使得本文所述的PCB測試平臺有著更好的推廣和市場價值。

接下來我們針對一種用于數(shù)字信號處理的PCB，詳細(xì)介紹邊界掃描技術(shù)的應(yīng)用。被開發(fā)的PCB為12層板，含有FPGA、配置芯片、FLASH、SDRAM和DSP等高端芯片，共計約80片。

第一步，在Scanworks軟件中創(chuàng)建數(shù)字信號處理PCB的測試工程和模型庫文件，依據(jù)原被測PCB的理圖構(gòu)造JTAG鏈，并在導(dǎo)入FPGA等邊界掃描芯片所對應(yīng)的BSDL文件。

第二步，配置被測PCB中不同電路和芯片的類型，并匹配合適的模型。對于模型庫中沒有的器件類型，還要重新設(shè)計合適的模型。

第三步，檢查被保護的網(wǎng)絡(luò)信號，并設(shè)計約束條件，同時分析測試覆蓋率，對模型進行優(yōu)化，爭取獲得更高的測試覆蓋率。

第四步，對被測PCB進行測試，得到故障測試報告及相應(yīng)的處理建議。

對于本文中所述的雷達(dá)數(shù)字信號處理PCB被測件，該測試工程共產(chǎn)生測試向量34個，信號節(jié)點的短路故障覆蓋率高達(dá)95%，基本能夠解決該品種PCB的故障測試問題。

3 結(jié)語

目前，一塊數(shù)字PCB板的測試受制于一些設(shè)計上的缺陷，使得邊界掃描技術(shù)沒有發(fā)揮出最大的作用，例如，在某些設(shè)計中，F(xiàn)PGA通過配置芯片的DATA0端口來加載程序，而將TDI、TDO等邊界掃描鏈路上最重要的JTAG端口閑置不用，從而導(dǎo)致了無法使用邊界掃描技術(shù)進行測試。隨著可測性設(shè)計的研究發(fā)展，這一問題越來越被重視，對于可測試性設(shè)計的研究也越來越廣泛。因此，可以預(yù)見邊界掃描測試技術(shù)在未來數(shù)字測試領(lǐng)域?qū)⒂兄鼜V闊的發(fā)展空間。

參考文獻：

[1]于德偉.基于邊界掃描的數(shù)字系統(tǒng)可測性設(shè)計研究[D].哈爾濱工業(yè)大學(xué)，2006.

[2]史賢俊，周紹磊，張文廣，周杰.邊界掃描技術(shù)在板級可測性設(shè)計中的應(yīng)用[J].海軍航空工程學(xué)院學(xué)報，2006（02）.

[3]雷沃妮.板載FPGA芯片的邊界掃描測試設(shè)計[J].現(xiàn)代雷達(dá)，2006（01）.

[4]杜俊，趙元富.VLSI可測性設(shè)計研究[J].微電子學(xué)與計算機，2004（10）.

作者簡介：

王鳳馳，男，1983年生，安徽合肥人，漢，2005年畢業(yè)于南京航空航天大學(xué)，工程師，主要從事雷達(dá)信號處理及集成電路測試研究工作。