基于電機(jī)驅(qū)動(dòng)芯片的掃描測(cè)試實(shí)現(xiàn)

陳 真 ，張凱虹，王建超

（1. 江南大學(xué)物聯(lián)網(wǎng)工程學(xué)院，江蘇 無錫 214122；2. 中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

1 引言

基于我國(guó)電機(jī)產(chǎn)品種類繁多，應(yīng)用領(lǐng)域廣泛，根據(jù)型號(hào)、規(guī)格、功率、軸伸、絕緣、編碼器、轉(zhuǎn)速開關(guān)、熱敏元件、加熱帶等參數(shù)的不同可劃分出各種各樣的類型。同時(shí)新能源汽車產(chǎn)業(yè)市場(chǎng)良好，帶動(dòng)驅(qū)動(dòng)電機(jī)市場(chǎng)規(guī)模迅速增長(zhǎng)。作為高性能電機(jī)系統(tǒng)的靈魂，驅(qū)動(dòng)芯片將扮演越來越重要的作用[1～2]。

驅(qū)動(dòng)芯片的測(cè)試難點(diǎn)是要保證測(cè)試的穩(wěn)定并且能排查其他因素的干擾。主要測(cè)試項(xiàng)是掃描測(cè)試。本文介紹的掃描測(cè)試方法在保證測(cè)試結(jié)果一致的同時(shí)縮短芯片的測(cè)試時(shí)間，有效提高測(cè)試效率，以達(dá)到降低測(cè)試成本的目的。

本文結(jié)合長(zhǎng)川CTA8280測(cè)試機(jī)和對(duì)應(yīng)的測(cè)試編程軟件，編寫掃描測(cè)試程序，實(shí)現(xiàn)電機(jī)驅(qū)動(dòng)芯片的掃描測(cè)試。

2 電機(jī)驅(qū)動(dòng)芯片的基本構(gòu)成及工作原理

圖1是電機(jī)驅(qū)動(dòng)芯片的基本構(gòu)成及工作原理 圖[3]，由 圖 可 以 看 出Vin/Vip(Channel Input)和Vbias(Reference Input)經(jīng)過OPA得到一輸出電壓Vo，然后再經(jīng)過電平移位(Level Shift)得到正反兩路輸出Out+和Out-。一般為了獲取較大的輸出功率，都會(huì)采用橋式(BTL)輸出方式。在實(shí)際應(yīng)用中，通常將此芯片的信號(hào)輸入口連在外部電源上。Vbias由穩(wěn)定電壓源提供一定電壓值作為參考點(diǎn)，而Vin/Vip由程控源控制，Out+和Out-分別接著電機(jī)的兩端，通過OPA的傳輸特性我們知道，輸入腳Vin/Vip值的微小變化都會(huì)引起輸出腳相應(yīng)的變化，所以通常通過改變Vin/Vip值就可得到不同需求的輸出值，從而可以控制電機(jī)的轉(zhuǎn)速及正反轉(zhuǎn)驅(qū)動(dòng)。當(dāng)然任何一個(gè)完整的器件電源(VCC)和參考地(GND)是必不可少的。另外通常此類芯片內(nèi)置有STBY(Stand by control)腳可以控制器件靜態(tài)和動(dòng)態(tài)工作模式的切換，以使得在非工作狀態(tài)下的靜態(tài)功耗非常小。

圖1 電機(jī)驅(qū)動(dòng)芯片的基本構(gòu)成及工作原理圖

3 測(cè)試實(shí)現(xiàn)

3.1 硬件實(shí)現(xiàn)

硬件的實(shí)現(xiàn)主要是對(duì)原理圖的設(shè)計(jì)和PCB繪制。硬件設(shè)計(jì)中需要考慮的是Vin和Vip輸入腳的抗干擾能力。本文在PCB設(shè)計(jì)時(shí)考慮了以下幾點(diǎn)：（1）測(cè)試機(jī)電源的Force和Sence端分開引，直到針卡上才連接到一起輸入Pin口；（2）考慮到信號(hào)的噪聲干擾，需要對(duì)信號(hào)進(jìn)行濾波，可在輸入Pin設(shè)計(jì)RC濾波電路，一般可串入100 Ω，同時(shí)掛0.1 μF的電容進(jìn)行濾波；（3）盡量縮短導(dǎo)線長(zhǎng)度和增大導(dǎo)線之間的距離，以減小信號(hào)線上的分布電阻、電容和電感；（4）在芯片VDD和GND之間接入濾波和去耦電容，電容的引線不宜過長(zhǎng)，同時(shí)應(yīng)盡量增大電源線（VDD）和地線（GND）的寬度。本文的硬件原理圖如圖2所示。

3.2 掃描測(cè)試程序編寫

采用長(zhǎng)川CTA8280測(cè)試機(jī)對(duì)應(yīng)的測(cè)試編程軟件編程。掃描測(cè)試編程思路：斷開S1、S2開關(guān)，閉合S3、S4、S5、S6開關(guān)，VCC上電到 12 V，Vip=Vin=0.6 V 并延遲10 ms。輸入VIP/Vin測(cè)試信號(hào)如下：（1）Vip從0.6 V開始增加，步長(zhǎng)為1 mV，每步保持100 μs，總共增加30步（+30 mV），同時(shí)Vin從0.6 V減少，步長(zhǎng)為1 mV，每步保持 100 μs，總共減少 30步（-30 mV），當(dāng)Vout1從低翻高，并且Vout2從高翻低時(shí)，讀取Vip-Vin的值，該值設(shè)定的規(guī)范是15 mV～25 mV；（2）Vip從0.63 V開始減少，步長(zhǎng)為1 mV，每步保持100 μs，總共減少60步（-60 mV），同時(shí)Vin從0.57 V增加，步長(zhǎng)為1 mV，每步保持 100 μs，總共增加 60 步（+60 mV），當(dāng)Vout1從高翻低，并且Vout2從低翻高時(shí)，讀取Vip-Vin的值，該值設(shè)定的規(guī)范是-25 mV～-15 mV；在測(cè)上述兩項(xiàng)的過程中讀取Vbias的電壓值，該值設(shè)定的規(guī)范是1.1 V～1.3 V。輸入輸出波形參見圖3。

圖2 硬件原理圖

圖3 輸入輸出波形圖

考慮到篇幅有限，下面的測(cè)試程序是Vip從0.6 V上升到0.63 V，從0.63 V下降到0.57 V的測(cè)試程序則以此類推，編寫如下：

3.3 調(diào)試實(shí)現(xiàn)

考慮到測(cè)試精度要在10 mV之內(nèi)，對(duì)于電機(jī)驅(qū)動(dòng)芯片在進(jìn)行掃描測(cè)試調(diào)試中，當(dāng)Vout1從低翻高，并且Vout2從高翻低時(shí)，精確讀取Vip-Vin的值是一大難點(diǎn)。噪聲干擾要?。ㄔ? mV以下），如果噪聲很大，肯定會(huì)影響測(cè)試結(jié)果。從圖4和圖5的輸入輸出波形可以看到，波形清晰，沒有受到噪聲的干擾，說明3.1的硬件實(shí)現(xiàn)起到了作用。

圖4是Vout1從低翻高、Vout2從高翻低的波形，由測(cè)試機(jī)記錄a點(diǎn)電壓減b點(diǎn)電壓為Vip-Vin的值，設(shè)計(jì)規(guī)范是32 mV～52 mV，結(jié)果為42 mV，滿足設(shè)計(jì)要求。

圖4 Vout1從低翻高波形圖

圖5 Vout1從高翻低波形圖

當(dāng)Vout1從高翻低，并且Vout2從低翻高時(shí)，精確讀取Vip-Vin的值。圖5是Vout1從高翻低、Vout2從低翻高的波形，由測(cè)試機(jī)記錄a點(diǎn)電壓減b點(diǎn)電壓為Vip-Vin的值，設(shè)計(jì)規(guī)范是-52 mV～-32 mV，結(jié)果為-38 mV，滿足設(shè)計(jì)要求。

4 結(jié)束語(yǔ)

本文根據(jù)電機(jī)驅(qū)動(dòng)芯片的基本構(gòu)成及工作原理，通過原理圖的設(shè)計(jì)和PCB的繪制，采用合理的測(cè)試設(shè)備和儀器，設(shè)計(jì)出一套科學(xué)的測(cè)試方法，實(shí)現(xiàn)了馬達(dá)驅(qū)動(dòng)芯片的掃描測(cè)試。掃描測(cè)試已應(yīng)用于多個(gè)馬達(dá)驅(qū)動(dòng)產(chǎn)品的芯片測(cè)試中，具有良好的通用性，但對(duì)于不同的芯片，只需要對(duì)程序和規(guī)范進(jìn)行微調(diào)即可實(shí)現(xiàn)。

[1]Fuji N. Small-sized motor driver IC[J]. Power Semiconductor Devices and ICs, 2004. Proceedings. ISPSD '04.The 16th International Symposium on. IEEE, 2004：151 -153.

[2]Hsu C F, Lee B K. FPGA-based adaptive PID control of a DC motor driver via sliding-mode approach[J]. Expert Systems with Applications An International Journal, 2011,38(9)：11866-11872.

[3]張松鶴. 馬達(dá)驅(qū)動(dòng)IC的測(cè)試[J]. 中國(guó)集成電路, 2006,15(10)：56-59.