基于可編程片上系統(tǒng)技術(shù)的多功能車輛總線解碼與記錄裝置設(shè)計

楊月仲 楊 光 張 峰 張士文

(上海交通大學(xué)電子信息與電氣工程學(xué)院,200240,上?！蔚谝蛔髡?，碩士研究生)

基于可編程片上系統(tǒng)技術(shù)的多功能車輛總線解碼與記錄裝置設(shè)計

楊月仲 楊 光 張 峰 張士文

(上海交通大學(xué)電子信息與電氣工程學(xué)院,200240,上?！蔚谝蛔髡?，碩士研究生)

隨著列車通信技術(shù)的發(fā)展,故障診斷和數(shù)據(jù)記錄已成為保障列車運行的重要手段,因此需要一種高速度、大容量的數(shù)據(jù)記錄系統(tǒng)來收集列車網(wǎng)絡(luò)產(chǎn)生的信息。設(shè)計了一種基于可編程片上系統(tǒng)(SOPC)技術(shù)的多功能車輛總線(MVB)解碼與記錄裝置,結(jié)合嵌入式處理器與可編程邏輯器件軟硬件協(xié)同工作的優(yōu)勢,將MVB實時解碼和大容量存儲集成于單塊FPGA芯片內(nèi)。裝置以在線監(jiān)聽總線的方式,收集MVB設(shè)備的狀態(tài)監(jiān)測和故障診斷信息,為分析列車運行的安全性與可靠性提供依據(jù)。

軌道交通； 列車通信網(wǎng)絡(luò)； 多功能車輛總線； 總線解碼； 大容量數(shù)據(jù)存儲； 可編程片上系統(tǒng)

Author′s address School of Electronic Information and Electrical Engineering,Shanghai Jiaotong University,200240,Shanghai,China

隨著軌道交通技術(shù)的發(fā)展,列車通信網(wǎng)絡(luò)(TCN)正在成為車輛及列車數(shù)據(jù)通信系統(tǒng)的發(fā)展趨勢[1]。國際電工技術(shù)委員會的IEC-61375[2]標(biāo)準(zhǔn),將TCN分成用于連接各節(jié)可動態(tài)編組的鉸鏈?zhǔn)搅熊嚳偩€(WTB)和用于連接車輛內(nèi)固定設(shè)備的多功能車輛總線(MVB)。與其他的通用現(xiàn)場總線在列車上的應(yīng)用相比,MVB在實時性、可靠性、可管理性、介質(zhì)訪問控制方法、尋址方式及通信服務(wù)種類等方面具有一定的優(yōu)勢[3-4]。

一方面,現(xiàn)有的MVB通信控制器芯片的核心技術(shù)為國外的公司所壟斷,價格昂貴,國內(nèi)對引進的標(biāo)準(zhǔn)、技術(shù)的消化和二次開發(fā)都還做得不夠[5],因此其并不適合直接拿來作為自主開發(fā)MVB分析儀的首選。另一方面,故障診斷和數(shù)據(jù)記錄系統(tǒng)已成為保障列車運行安全性、可靠性必不可少的一部分，應(yīng)通過對MVB通信的研究,自主開發(fā)一套MVB解碼與記錄裝置。該裝置不僅能實時解碼及實現(xiàn)文件系統(tǒng)下的大容量存儲,還可以長時間、不間斷、實時地隨車監(jiān)聽和記錄MVB數(shù)據(jù)。

1 裝置整體設(shè)計

基于可編程片上系統(tǒng)(SOPC)技術(shù)的MVB解碼與記錄裝置的結(jié)構(gòu)框圖如圖1所示。裝置的軟硬件功能劃分為:硬件負責(zé)處理數(shù)據(jù)量大、算法相對單一的MVB解碼功能和數(shù)據(jù)緩存；相對復(fù)雜、不易于硬件實現(xiàn)的文件系統(tǒng)協(xié)議和SD(安全數(shù)碼存儲)卡傳輸協(xié)議由NIOS-II處理器以軟件的方式完成。

MVB解碼與記錄裝置包含一個NIOS-II內(nèi)核的FPGA(現(xiàn)場可編程門陣列)小系統(tǒng),以及支持其運行所需的基本的外圍模塊。解碼功能由MVB解碼模塊完成,MVB電平轉(zhuǎn)換接口實現(xiàn)物理電平的轉(zhuǎn)換。數(shù)據(jù)解碼與緩存過程全部由硬件實現(xiàn),因此能夠滿足高速、實時地解碼。記錄功能則由NIOS-II處理器、SRAM讀寫控制器、SPI接口配合完成。NIOS-II處理器運行FAT 32(File Allocation Table)文件系統(tǒng)協(xié)議和SD卡傳輸協(xié)議,緩存讀寫控制器負責(zé)簡單、重復(fù)但大量、高速的數(shù)據(jù)搬運工作,而不需要處理器內(nèi)核額外的干預(yù)。NIOS-II處理器產(chǎn)生的數(shù)據(jù)流和解碼得到的數(shù)據(jù)流在時序的配合下，經(jīng)SPI接口寫入SD卡。

圖1 MVB解碼與記錄裝置的結(jié)構(gòu)框圖

各接口模塊被封裝成IP核,通過Avalon總線與NIOS-II軟核連接,進行多路控制信號和數(shù)據(jù)的同時傳遞、處理。

裝置選用的FPGA型號為EP4CE10F17C8,SRAM芯片為IS61WV5128BLL,4Mbit容量,解決了寫SD卡扇區(qū)時片內(nèi)緩存不足的問題。

2 MVB解碼器的設(shè)計

MVB的數(shù)據(jù)以幀為基本單位,數(shù)據(jù)傳輸速率為1.5 Mbit/s,采用了曼徹斯特碼傳輸(通過電平的跳變來對二進制數(shù)據(jù)“0”和“1”進行編碼),因此編碼后的波特率為3 Mbaud。MVB中有兩種幀,一種是只能由總線主設(shè)備發(fā)送的主設(shè)備幀,簡稱“主幀”;另一種為響應(yīng)主幀而由從設(shè)備發(fā)送的從設(shè)備幀,簡稱“從幀”。

MVB解碼模塊是裝置的關(guān)鍵部分,可將其分解為分界符識別(包括主幀幀頭、從幀幀頭和幀尾的識別)、曼徹斯特解碼、CRC(循環(huán)冗余校驗碼)、定時器、總線異常管理、解碼流程控制單元。圖2為MVB解碼模塊的組成框圖。

圖2 MVB解碼模塊的結(jié)構(gòu)框圖

2.1 MVB幀格式

MVB協(xié)議中規(guī)定的幀格式與解碼流程控制緊密相關(guān)。主幀格式以及其所包含的功能碼(F碼)決定的從幀格式如圖3所示。

圖3 MVB協(xié)議幀格式

2.2 MVB解碼的控制流程

解碼流程控制單元使能、復(fù)位解碼各子模塊。其控制流程大致為:通過分界符的識別來實現(xiàn)幀定位;解碼主幀得到功能碼；確定回復(fù)的從幀格式,對從幀解碼過程進行控制。

對于有主幀而無從幀響應(yīng)的某些信號,加入定時器來檢測從幀的超時未響應(yīng);對于真實的信道,考慮極端的條件下總線可能出現(xiàn)各種異常而導(dǎo)致無法按照正常的流程解碼。總線的異常包括:曼徹斯特解碼異常、CRC結(jié)果錯誤、幀長度錯誤、出現(xiàn)保留的功能碼等。綜合上述因素,加入總線異常管理單元來收集各單元反饋的異常信號,反饋給解碼控制單元。融合了總線異常管理后的解碼流程控制狀態(tài)轉(zhuǎn)移圖如圖4所示。

圖4 解碼流程控制狀態(tài)轉(zhuǎn)移圖

2.3 幀分界符識別與曼徹斯特解碼

MVB解碼器采用有限狀態(tài)機(FSM)實現(xiàn)分界符的識別與曼徹斯特解碼。圖5為FSM實現(xiàn)從幀起始分界符識別的狀態(tài)轉(zhuǎn)移圖。

圖5 從幀起始分界符及對應(yīng)的狀態(tài)轉(zhuǎn)移圖

理論上使用2倍于MVB波特率的采樣率就可對信號進行還原,但為了提高分辨率和容錯性,往往會盡可能采用高一點的采樣率。此外，采樣率的大小受限于FPGA器件性能以及盡量降低功耗的原則。所以，應(yīng)該綜合考慮選擇合適的采樣頻率[6]。

以24 MHz的采樣率為例,來說明應(yīng)用FSM方法實現(xiàn)幀同步的具體步驟。單個碼元的理想長度對應(yīng)8個采樣點，而實際由于信道噪聲等因素影響，采樣點的個數(shù)會有偏差。圖6中標(biāo)明了圖5第一個碼元的10個采樣點位置,若設(shè)定6～10個采樣點為允許的誤差范圍,當(dāng)未連續(xù)檢測到6個高電平之前就檢測到低電平,或者連續(xù)檢測到10個以上的高電平時,則認為該碼元異常。若該碼元為分界符的一個碼元,則返回相應(yīng)的初始狀態(tài)重新進行同步;若該碼元為曼徹斯特編碼的一個碼元,則認為曼徹斯特編碼異常,產(chǎn)生一個異常信號反饋給解碼控制單元并記錄。若相鄰2個碼元為相同電平,則設(shè)定的誤差范圍不再是6～10個采樣點,而是2倍于6～10個采樣點。相鄰3個碼元為相同電平時可依次類推。圖5中用m～n來統(tǒng)一表示上下限值。

圖6 起始分界符的第一個碼元及采樣位置

如何將上述方法通過FSM實現(xiàn)呢？將未達到電平持續(xù)時間下限的狀態(tài)表示為狀態(tài)sx_1(x=1，2，3，…下同),而對應(yīng)的達到下限(圖5中的跳轉(zhuǎn)條件m個‘1’或‘0’)但未超過上限(n個’1’或’0’)的狀態(tài)表示為狀態(tài)sx_2。圖5中1～b段電平每段各自可以對應(yīng)兩個這樣的狀態(tài),通過一系列的跳轉(zhuǎn)條件最終到達最右端的狀態(tài)sc時,說明已經(jīng)成功識別出從幀幀頭。其他分界符的檢測同理。曼徹斯特解碼的方法也可仿照此思路進行設(shè)計。

2.4 CRC

MVB網(wǎng)絡(luò)采用CRC進行差錯控制。MVB幀數(shù)據(jù)應(yīng)用1個或多個8位校驗序列來保護,其CRC生成多項式為:

(1)

對被保護數(shù)據(jù)段采用CRC算法處理后得到7位CRC序列r6～r0,與被保護數(shù)據(jù)段共同生成一個偶校驗位,r6～r0與偶校驗位取反后,最終得到8位校驗序列。由于MVB為串行數(shù)據(jù),因此采用線性反饋移位寄存器LFSR[7]來實現(xiàn)CRC校驗器比較高效。根據(jù)生成多項式設(shè)計的CRC校驗器結(jié)構(gòu)如圖7所示。

圖7 CRC校驗器結(jié)構(gòu)圖

3 SD卡存儲與SPI接口切換

裝置的大容量存儲媒介采用SD卡。SD卡支持SPI(串行外設(shè)接口)和SD兩種傳輸模式[8]。SD模式具有性能上的優(yōu)勢,但傳輸協(xié)議較復(fù)雜、開發(fā)周期長。本裝置采用SPI模式,并在此基礎(chǔ)上嵌入FAT 32文件系統(tǒng)模塊,使裝置能夠更加高效地組織管理數(shù)據(jù)。嵌入式系統(tǒng)的文件管理模塊化后的結(jié)構(gòu)如圖8所示,自頂向下分別為:

(1) 應(yīng)用程序,直接調(diào)用通用FAT 32文件系統(tǒng)模塊的API函數(shù)來進行操作。

(2) 通用的FAT 32文件系統(tǒng)模塊,實現(xiàn)FAT 32協(xié)議,如創(chuàng)建文件、向指定文件寫入數(shù)據(jù)等接口函數(shù)。

(3) 底層驅(qū)動程序,實現(xiàn)SD卡SPI模式的初始化、讀寫單個扇區(qū)、連續(xù)讀寫塊等。

(4)硬件接口,包括了與NIOS-II處理器相連的SPI接口和SPI接口切換模塊,如圖9所示。

圖8 文件系統(tǒng)的模塊化結(jié)構(gòu)

注:DEMUX——多路分配器；MUX——數(shù)據(jù)選擇器；SRAM——靜態(tài)存儲器；MOSI——SPI接口的主輸出；SCK——SPI接口的同步時鐘:MISO——SPI接口的主輸入；CS——SPI接口的片選信號

圖9 SPI切換與MVB數(shù)據(jù)緩存模塊框圖

其工作原理為:將SRAM分成緩存區(qū)A、B,DEMUX負責(zé)將解碼數(shù)據(jù)寫入其中一個緩存區(qū),而MUX則從另一個緩存區(qū)讀出數(shù)據(jù),讀寫交替進行,即乒乓操作。讀出的數(shù)據(jù)通過并串轉(zhuǎn)換,由SPI切換控制位(該位通過Avalon總線設(shè)置MVB解碼與緩存模塊)決定SPI接口的MOSI輸出是通過NIOS-II處理器的數(shù)據(jù)還是通過緩存的數(shù)據(jù),以及同步時鐘SCK的選擇。而片選信號CS和輸入信號MISO由NIOS-II處理器來操作便可。此設(shè)計的優(yōu)勢在于解碼后的數(shù)據(jù)不經(jīng)過軟核,提高了數(shù)據(jù)的寫入速率,使得整個裝置軟硬件更加有效地協(xié)同工作。

4 MVB數(shù)據(jù)分析軟件的設(shè)計

裝置配套PC端的MVB數(shù)據(jù)分析軟件對數(shù)據(jù)進行后期分析。軟件在Microsoft Visual Studio 2010編譯環(huán)境下使用C#語言編寫完成。軟件的任務(wù)關(guān)聯(lián)圖如圖10所示。

圖10 數(shù)據(jù)分析軟件的結(jié)構(gòu)圖

通過MVB設(shè)備幀信息定義表,可自定義MVB網(wǎng)絡(luò)中每一類設(shè)備的功能碼、地址、故障信息等,它是軟件對數(shù)據(jù)進行進一步分析的依據(jù)。裝置對掛載了出現(xiàn)故障的門控器的MVB進行監(jiān)聽、數(shù)據(jù)記錄,在對設(shè)備幀信息進行定義的前提下,對數(shù)據(jù)進行分析。軟件的分析結(jié)果如圖11所示。

圖11 MVB數(shù)據(jù)分析軟件運行結(jié)果

5 結(jié)語

本文結(jié)合FPGA硬件電路在高速信號采集與并行處理上的優(yōu)勢,以及嵌入式處理器內(nèi)核易于實現(xiàn)復(fù)雜控制功能的特點,設(shè)計了基于SOPC技術(shù)的MVB解碼與記錄裝置,通過對裝置功能進行合理的軟硬件分工,實現(xiàn)了MVB數(shù)據(jù)的實時解碼與文件系統(tǒng)下的大容量數(shù)據(jù)存儲。

[1] 徐磊,謝維達,謝偉達,等.多功能車輛總線網(wǎng)絡(luò)中網(wǎng)絡(luò)節(jié)點的設(shè)計研究[J].城市軌道交通研究,2011,14(1):92.

[2] 國際電工委員會.鐵路電氣設(shè)備—列車總線：第1部分 列車通信網(wǎng)絡(luò)：IEC 61375-1[S].日內(nèi)瓦：國際電工委員會，1999.

[3] 王磊,何正友.高速列車通信網(wǎng)絡(luò)技術(shù)特點及其應(yīng)用[J].城市軌道交通研究,2008,11(2):58.

[4] 蔡穎,諸昌鈐.MVB網(wǎng)絡(luò)接口單元的FPGA實現(xiàn)[J].鐵道機車車輛,2005,25(3):26.

[5] 陳艷子,黃采倫,周少武,等.基于Avalon的MVB總線的接收模塊[J].電測與儀表,2008,45(5):46.

[6] 楊昌休.多功能車輛總線MVB關(guān)鍵技術(shù)的研究[D].成都:西南交通大學(xué),2012.

[7] 王新梅,肖國鎮(zhèn).糾錯碼——原理與方法[M].西安:西安電子科技大學(xué)出版社,2001.

[8] 張宏科,李斌,陳丹熠.基于SPI模式的SD卡驅(qū)動的分析與設(shè)計[J].計算機與網(wǎng)絡(luò),2013,39(21):58.

MVB Decoding and Recording System Based on SOPC Technology

YANG Yuezhong, YANG Guang, ZHANG Feng, ZHANG Shiwen

With the development of train communication technology,fault diagnosis and data recording has become an important means to ensure the train operation,a high-speed,large-capacity vehicle data recording systemis needed to collect information generated by the train network.In this paper,a MVB analysis and recording system based on SOPC technology is designed,which combines the advantagesin the collaborative work of embedded processor and programmable logic device,and integrates the real-time decoding and mass-storage on one single FPGA chip.The system could collect condition monitoring and fault diagnosis information,and provide the basis for analyzing the safety and reliability of the train operation.

rail transit; train communication network (TCN); multifunction vehicle bus (MVB); bus decoding; massstorage; system on a programmable chip(SOPC)

U 231.7

10.16037/j.1007-869x.2016.07.018

2014-09-10)