朱建斌，崔琳琳，馬冠群，任紅旭，趙應(yīng)兵，鄭拓夫，胡彥民，張群玲

(1.許繼電氣股份有限公司，河南 許昌 461000；2.吉林省長(zhǎng)春電力勘測(cè)設(shè)計(jì)院有限公司，吉林 長(zhǎng)春 130000)

一種應(yīng)用于PT間隔過程層合智一體裝置研制

朱建斌1，崔琳琳2，馬冠群2，任紅旭1，趙應(yīng)兵1，鄭拓夫1，胡彥民1，張群玲1

(1.許繼電氣股份有限公司，河南 許昌 461000；2.吉林省長(zhǎng)春電力勘測(cè)設(shè)計(jì)院有限公司，吉林 長(zhǎng)春 130000)

研究了母線 PT 間隔合并單元和智能終端一體化。結(jié)合實(shí)際，給出了產(chǎn)品裝置的軟硬件架構(gòu)圖，詳細(xì)介紹了應(yīng)用于 PT 間隔以 PowerPC MPC8377 為核心處理芯片的模擬量合智一體裝置的研制。給出了硬件方案和軟件設(shè)計(jì)方案，實(shí)現(xiàn)了合智一體裝置 GOOSE 的訂閱與發(fā)布，通過開關(guān)量的采集實(shí)現(xiàn)了對(duì) PT 間隔刀閘狀態(tài)監(jiān)視，通過模擬量的采集和合并實(shí)現(xiàn)了SV的上送。最終滿足了工程對(duì)合并單元和智能終端集約化需求，并且達(dá)到了節(jié)省空間、減少光口、節(jié)約成本的效果。實(shí)驗(yàn)結(jié)果表明，研制的母線合智一體裝置成本低廉、功能強(qiáng)大、性能優(yōu)良，較好地完成了對(duì) PT 刀閘的狀態(tài)監(jiān)視和控制、對(duì)母線電壓的采集合并及其規(guī)約轉(zhuǎn)換功能。該裝置完全滿足智能化變電站IEC 61850 通信規(guī)約。

合并單元；智能終端；合智一體；IEC 61850；GOOSE；SV

0 引言

隨著智能電網(wǎng)的發(fā)展以及變電站通信網(wǎng)絡(luò)和系統(tǒng)協(xié)議 IEC 61850 標(biāo)準(zhǔn)的不斷推廣，智能變電站的建設(shè)[1]已在工程實(shí)踐階段得到飛速發(fā)展。智能變電站按照邏輯結(jié)構(gòu)分為過程層、間隔層和站控層，而合并單元和智能終端是智能變電站過程層[2]的重要設(shè)備，是體現(xiàn)智能化水平的重要標(biāo)志。

目前，過程層母線 PT 間隔工程配置如圖1所示，選用合并單元接入電壓互感器[3]，選用智能終端接入刀閘位置和遙控刀閘[4]，通過電纜或者光纖進(jìn)行通信，裝置之間進(jìn)行狀態(tài)監(jiān)測(cè)及其邏輯判斷。工程配置復(fù)雜，電纜、光纖使用較多，調(diào)試復(fù)雜，維護(hù)不便，具有有一定的瓶頸[5]。

圖1 當(dāng)前工程配置圖Fig. 1 Diagram of project configuration at present

本文針對(duì)母線 PT 間隔合并單元和智能終端工程應(yīng)用的瓶頸，設(shè)計(jì)了一種適用于母線 PT 間隔的合并單元和智能終端一體化裝置，完全替代了該間隔一臺(tái)合并單元和一臺(tái)智能終端，減少了母線 PT間隔裝置數(shù)量，節(jié)約了成本，提高了設(shè)備利用率，減小了安裝空間，縮短了維護(hù)時(shí)間，具有較高的推廣價(jià)值[6]。

1 母線合智一體裝置智能化功能

母線合智一體裝置基于嵌入式系統(tǒng)基礎(chǔ)上進(jìn)行研制開發(fā)，F(xiàn)reescale 公司的 PowerPC 系列芯片以其強(qiáng)大的通信能力、系統(tǒng)穩(wěn)定性以及抗干擾能力，在工業(yè)控制、通信領(lǐng)域得到了廣泛應(yīng)用采用 PowerPC 芯片比其他處理芯片擴(kuò)展性強(qiáng)、處理速度快，參數(shù)配置靈活性高，裝置的易用性、可靠性較強(qiáng)。

母線合智一體裝置就是為適應(yīng)過程層產(chǎn)品的迅猛發(fā)展而研制的，裝置通過雙 CPU 架構(gòu)搭接硬件公共資源，實(shí)現(xiàn)裝置信息的共享，如圖2所示。一個(gè)CPU 完成智能終端的功能，另外一個(gè) CPU 完成合并單元的功能，共享裝置的硬件資源，兩個(gè) CPU 不分主次，功能獨(dú)立，相互監(jiān)測(cè)，而又互不影響。雙CPU 共用開入開出模塊，通過開入開出模塊共享裝置的開入信息，控制裝置的開出；兩個(gè) CPU 相互之間的信息交換很少，主要用于互相監(jiān)視運(yùn)行狀態(tài)，在一塊 CPU 故障時(shí)，由另外一塊 CPU 及時(shí)上送告警信息；模擬量的采集功能，是通過裝置內(nèi)嵌的 AD模塊完成對(duì)交流輸入信號(hào)采集，并上送給合并單元CPU；裝置發(fā)送 FT3 功能，是通過合并單元 CPU擴(kuò)展 FT3 硬件接口實(shí)現(xiàn) FT3 點(diǎn)對(duì)點(diǎn)的功能；公用接口實(shí)現(xiàn)了其他公共的通信功能以及 SV 點(diǎn)對(duì)點(diǎn)的擴(kuò)展功能：對(duì)外通信功能，實(shí)現(xiàn) GOOSE 收發(fā)和 SV發(fā)送；面板點(diǎn)燈共享功能，兩個(gè) CPU把點(diǎn)燈信息發(fā)送至公用接口，由公用接口統(tǒng)一驅(qū)動(dòng)指示燈；裝置對(duì)時(shí)共享功能，公用接口完成對(duì)時(shí)功能，再與兩個(gè)CPU 分別對(duì)時(shí)，完成對(duì)時(shí)信息的共享；公共接口在不能滿足 SV 點(diǎn)對(duì)點(diǎn)接口功能時(shí)，通過擴(kuò)展硬件接口滿足SV點(diǎn)對(duì)點(diǎn)的功能。

圖2 雙 CPU 架構(gòu)圖Fig. 2 Double CPU structure

為了工程配置方便的需求，在滿足模擬量輸入式合并單元和智能終端的功能的前提下，通過公共板實(shí)現(xiàn) SV、GOOSE、1588 對(duì)時(shí)共網(wǎng)共口機(jī)制，通過配置既可以實(shí)現(xiàn)直采直跳，又可以實(shí)現(xiàn) SV 點(diǎn)對(duì)點(diǎn)，也可以實(shí)現(xiàn) SV 和 GOOSE 共網(wǎng)，還能實(shí)現(xiàn) SV、GOOSE、1588 三網(wǎng)合一，同時(shí)保證了 SV 點(diǎn)對(duì)點(diǎn)的均勻性。裝置完全滿足智能變電站基于 IEC 61850通信要求。

2 母線合智一體裝置智能化工程配置

該母線合智一體裝置將在母線 PT 間隔進(jìn)行廣泛引用，未來工程配置的如圖3所示，裝置適用于兩段母線、三段母線，不同的應(yīng)用環(huán)境，使用裝置的資源不同，本文按照裝置最大化配置進(jìn)行介紹。裝置將母線 PT 間隔每段母線的 PT 刀閘位置、PT刀閘隔地刀1位置、PT刀閘隔地刀2位置、強(qiáng)制開關(guān)位置、母聯(lián)位置、母聯(lián)隔刀1位置、母聯(lián)隔刀2位置、分段位置、分段隔刀1位置、分段隔刀2位置等信息以開入的形式上送給雙 CPU；裝置中的智能終端 CPU 對(duì)開入信息處理，按照工程需要以GOOSE 形式進(jìn)行上送，同時(shí)可以接收間隔層裝置的 GOOSE 的指令，實(shí)現(xiàn)對(duì)操作刀閘機(jī)構(gòu)的遙控；裝置中的合并單元 CPU 對(duì)開入信息處理，提取與電壓并列邏輯功能有關(guān)的位置信息，母聯(lián)位置等信息可以通過配置從過程網(wǎng)絡(luò)獲取位置信息，參與電壓并列邏輯，實(shí)現(xiàn)電壓并列的功能，并將裝置的狀態(tài)以 GOOSE 的形式進(jìn)行上送；裝置中的合并單元中含有交流配置和AD采集回路，通過智能采集完成互感器的信號(hào)轉(zhuǎn)換數(shù)字信號(hào)，由合并單元 CPU 進(jìn)行重采樣，最終以 SV 組網(wǎng)、SV 點(diǎn)對(duì)點(diǎn)、FT3 點(diǎn)對(duì)點(diǎn)的方式上送。

圖3 未來工程配置圖Fig. 3 Diagram of project configuration in future

在單母線、雙母線、雙母單分段的工程應(yīng)用中，PT 間隔配置該母線合智一體裝置，實(shí)現(xiàn)了合并單元和智能終端的功能，顛覆了以往的分別配置合并單元和智能終端的工程應(yīng)用，大大節(jié)約了成本，減小了安裝空間，提高了智能變電站的集成度。

3 硬件平臺(tái)設(shè)計(jì)

依據(jù)母線合智一體裝置所實(shí)現(xiàn)的合并單元和智能終端的功能，合并單元和智能終端的 CPU 硬件架構(gòu)一致，裝置的 CPU 架構(gòu)如圖4所示，均是以支持強(qiáng)大通信能力的 MPC8377 為核心處理器[8]，考慮兼容性和處理數(shù)據(jù)較多，需要擴(kuò)展程序存儲(chǔ)器和Flash 來存儲(chǔ)程序、數(shù)據(jù)，電氣以太網(wǎng)口用于裝置調(diào)試使用，USBTAP 接口用于程序的調(diào)試，光纖以太網(wǎng)口通過時(shí)鐘同步芯片可以完成 1588 對(duì)時(shí)，對(duì)時(shí)精度≤1 ms，擴(kuò)展的 I2C 的接口用于告警指示燈的驅(qū)動(dòng)，I/O 口通過 CPU 總線和 FPGA 進(jìn)行無縫總線連接，完成裝置的 GOOSE、SV、FT3、對(duì)時(shí)數(shù)據(jù)的通信交互。

圖4 MPC8377 架構(gòu)圖Fig. 4 Diagram of MPC8377

裝置中的公共板架構(gòu)如圖5所示，裝置中的雙CPU通過以FPGA為核心的高速接口和公共板來進(jìn)行通信，接收公共板的光 B 碼對(duì)時(shí)數(shù)據(jù)和 1588 網(wǎng)絡(luò)對(duì)時(shí)數(shù)據(jù)，同時(shí)支持 GOOSE 收發(fā)、SV 點(diǎn)對(duì)點(diǎn)及其擴(kuò)展 SV 點(diǎn)對(duì)點(diǎn)的功能。公共板采用 FPGA+PHY的架構(gòu)，利用 FPGA 通過 MII 接口直接控制 PHY芯片，利用 FPGA 的并行處理特性實(shí)現(xiàn)網(wǎng)絡(luò)收發(fā)全雙工，實(shí)時(shí)的實(shí)現(xiàn) SV 發(fā)送時(shí)刻的精確控制、GOOSE的收發(fā)功能、對(duì)時(shí)功能。

圖5 公共板架構(gòu)圖Fig. 5 Architecture of public board

裝置的硬件系統(tǒng)架構(gòu)圖如圖6所示，裝置中的包含開入開出板，開入板主要接智能設(shè)備的硬開入，直接轉(zhuǎn) GOOSE 狀態(tài)發(fā)出去；開出板主要是接收到GOOSE 開入命令時(shí)，符合邏輯出口條件時(shí)，可驅(qū)動(dòng)繼電器動(dòng)作出口，完成對(duì)智能設(shè)備節(jié)點(diǎn)的控制。裝置中包含采集板和交流板，實(shí)現(xiàn)互感器信號(hào)的采集轉(zhuǎn)換，供裝置的合并單元 CPU 進(jìn)行重采樣處理。

圖6 硬件系統(tǒng)架構(gòu)圖Fig. 6 Architecture of hardware system

4 軟件設(shè)計(jì)

4.1 裝置軟件系統(tǒng)框架

母線合智一體裝置軟件設(shè)計(jì)的實(shí)現(xiàn)分為五大部分，即智能終端軟件設(shè)計(jì)、合并單元軟件設(shè)計(jì)、公共板程序設(shè)計(jì)、擴(kuò)展板程序設(shè)計(jì)、采集板程序設(shè)計(jì)，五者之間的關(guān)聯(lián)框架如圖7所示。智能終端軟件設(shè)計(jì)實(shí)現(xiàn)智能終端的功能及其對(duì)合并單元 CPU 運(yùn)行狀態(tài)的監(jiān)測(cè)；合并單元軟件設(shè)計(jì)實(shí)現(xiàn)合并單元的功能及其對(duì)智能終端 CPU 運(yùn)行狀態(tài)的監(jiān)測(cè)；公共板程序設(shè)計(jì)實(shí)現(xiàn)對(duì)雙 CPU 的通信和擴(kuò)充外圍接口的功能；擴(kuò)展板程序?qū)崿F(xiàn)和雙CPU的通信，完成裝置開入和開出功能；采集板程序?qū)崿F(xiàn)對(duì)互感器信號(hào)的采集，并打包采樣數(shù)據(jù)上送給合并單元 CPU。

圖7 軟件系統(tǒng)框架Fig. 7 Software system framework

4.2 智能終端軟件設(shè)計(jì)

智能終端軟件設(shè)計(jì)包括嵌入式軟件平臺(tái)設(shè)計(jì)、應(yīng)用程序設(shè)計(jì)、FPGA 程序設(shè)計(jì)三部分，三者之間的關(guān)聯(lián)框架如圖8所示。軟件平臺(tái)主要實(shí)現(xiàn)一些基本功能，主要包括開入信息讀取、開出的驅(qū)動(dòng)、溫濕度的采集及其以太網(wǎng)口功能的實(shí)現(xiàn)，還包括與 FPGA 接口的定義等；FPGA 主要實(shí)現(xiàn)收發(fā)串口信息、對(duì)時(shí)性能和擴(kuò)充 I/O 口等；應(yīng)用程序主要實(shí)現(xiàn)數(shù)據(jù)庫點(diǎn)值初始化、GOOSE 信息處理、開關(guān)量信息處理、出口動(dòng)作處理、異常信號(hào)處理、點(diǎn)燈邏輯處理、IEC 61850 通信模型建立、GOOSE 的接收和發(fā)送等。

圖8 智能終端軟件框架Fig. 8 Intelligent terminal software framework

4.3合并單元軟件設(shè)計(jì)

合并單元軟件設(shè)計(jì)包括嵌入式軟件平臺(tái)設(shè)計(jì)、應(yīng)用程序設(shè)計(jì)、FPGA 程序設(shè)計(jì)三部分，三者之間的關(guān)聯(lián)框架如圖9所示。該軟件設(shè)計(jì)在智能終端軟件設(shè)計(jì)上增加模擬量采集、重采樣、電壓并列、IEC 61850 9-2 的發(fā)送、“支持通道可配置的擴(kuò)展IEC 60044-8”的 FT3 數(shù)據(jù)發(fā)送功能，實(shí)現(xiàn)軟件架構(gòu)框架一致，便于軟件功能的增加和維護(hù)，提高程序的重用性。

4.4 公共板軟件設(shè)計(jì)

圖9 合并單元軟件框架Fig. 9 Merging unit software framework

公共板軟件設(shè)計(jì)就是 FPGA 程序設(shè)計(jì)，通過FPGA 模擬 MAC 芯片，由 FPGA 直接控制 PHY 芯片，實(shí)現(xiàn)盲發(fā)盲收機(jī)制，并對(duì) GOOSE 收發(fā)和 SV發(fā)送做共網(wǎng)共口處理，并且支持可配置，裝置的GOOSE 接收走特定回路，裝置的數(shù)據(jù)發(fā)送流程如圖10 所示。在程序初始化完成后，若無 SV 數(shù)據(jù)發(fā)送，則直接檢查并發(fā)送 GOOSE 報(bào)文，防止在沒有SV 發(fā)送時(shí)發(fā)不出 GOOSE。發(fā)送一幀數(shù)據(jù)后再檢查是否有 SV 發(fā)送數(shù)據(jù)，在檢查到有 SV 發(fā)送數(shù)據(jù)后，則按 SV 發(fā)送節(jié)拍查緩沖區(qū)內(nèi)的 GOOSE 報(bào)文，利用 SV 發(fā)送間隔發(fā)送 GOOSE 報(bào)文。

圖10 公共板 FPGA 設(shè)計(jì)流程圖Fig. 10 Design diagram of public board FPGA

4.5 擴(kuò)展板軟件設(shè)計(jì)

擴(kuò)展板軟件設(shè)計(jì)也是 FPGA 程序設(shè)計(jì)，完成裝置的開入開出功能，并且完成開出回路的自檢功能，軟件設(shè)計(jì)框架如圖11 所示。時(shí)鐘管理模塊對(duì)硬件時(shí)鐘進(jìn)行分頻優(yōu)化，并提供各個(gè)軟件模塊使用；開入采集模塊通過總線方式對(duì)多路開入進(jìn)行采集，并按照許繼私有協(xié)議進(jìn)行組幀后，移交 CRC 校驗(yàn)?zāi)K進(jìn)行校驗(yàn)，最后將數(shù)據(jù)按照串口協(xié)議進(jìn)行發(fā)送；串口接收到 CPU 的數(shù)據(jù)后，檢查開出自檢模塊有無異常，若正常，執(zhí)行正常的出口控制。

圖11 擴(kuò)展板 FPGA 軟件設(shè)計(jì)圖Fig. 11 Design diagram of expansion board FPGA software

4.6 采集板軟件設(shè)計(jì)

采集板軟件設(shè)計(jì)也是 FPGA 程序設(shè)計(jì)，整個(gè)系統(tǒng)的控制和數(shù)據(jù)處理工作由 FPGA 完成，軟件框架如圖12所示。軟件主要由 DCM 模塊、AD 采樣模塊、AD自檢模塊、數(shù)據(jù)組幀模塊、CRC校驗(yàn)?zāi)K、串口發(fā)送模塊等部分組成。時(shí)鐘管理模塊實(shí)現(xiàn)對(duì)硬件時(shí)鐘分頻優(yōu)化，提供給軟件各個(gè)模塊功能使用；AD 采樣模塊實(shí)現(xiàn)對(duì) AD 芯片及其 PGA 的采樣控制，將采樣數(shù)據(jù)和 AD 自檢結(jié)果進(jìn)行組幀并進(jìn)行CRC校驗(yàn)，按照特定的時(shí)間間隔啟動(dòng)串口數(shù)據(jù)發(fā)送FT3 報(bào)文。采集板發(fā)送的 FT3 協(xié)議同擴(kuò)展板的通信一致，鏈路層幀格式按照《DLT 282-2012 合并單元技術(shù)條件》第 6 部分技術(shù)要求的數(shù)據(jù)傳輸幀格式 IV進(jìn)行數(shù)據(jù)傳輸。

圖12 采集板 FPGA 軟件設(shè)計(jì)圖Fig. 12 Designing diagram of acquisition board FPGA software

5 測(cè)試結(jié)果及分析

為驗(yàn)證已研制母線合智一體裝置的功能及其可靠性，針對(duì)裝置全部功能搭建測(cè)試系統(tǒng)如圖13 所示。裝置支持常規(guī)互感器的接入，任選1路保護(hù)電壓進(jìn)行精度進(jìn)行測(cè)試，選1母A相保護(hù)電壓對(duì)模擬量電壓信號(hào)進(jìn)行精度測(cè)試，交流測(cè)試結(jié)果數(shù)據(jù)如表1 所示，精度滿足 0.2 級(jí)要求。裝置支持硬開入信號(hào)轉(zhuǎn) GOOSE 處理，消抖時(shí)間可整定，均能滿足 10 ms的時(shí)間要求，同時(shí)裝置可以接收間隔層裝置GOOSE的有效命令，執(zhí)行對(duì)智能設(shè)備節(jié)點(diǎn)的控制，動(dòng)作時(shí)間時(shí)間大約為 7 ms，以 3 母 PT 刀閘動(dòng)作時(shí)間為例，如表2 所示，動(dòng)作時(shí)間滿足(包括繼電器的動(dòng)作時(shí)間)的要求。裝置支持 SV 數(shù)據(jù)組網(wǎng)和點(diǎn)對(duì)點(diǎn)器離散性均達(dá)到1μs以內(nèi)，遠(yuǎn)遠(yuǎn)滿足的要求。裝置支持屏柜內(nèi)溫濕度的直流采集，電流輸入信號(hào)4～20 mA，電壓輸入信號(hào)直流信號(hào)測(cè)試的精度數(shù)據(jù)如表3 所示，遠(yuǎn)遠(yuǎn)滿足±0.5%的要求。

裝置在國(guó)家繼電保護(hù)及自動(dòng)化設(shè)備質(zhì)量監(jiān)督檢驗(yàn)中心開普實(shí)驗(yàn)室及其公司中試通過了嚴(yán)酷的電磁兼容等項(xiàng)目的檢驗(yàn)，部分檢驗(yàn)報(bào)告如表4所示，滿足了入網(wǎng)要求。

圖13 測(cè)試系統(tǒng)框圖Fig. 13 Diagram of test system

表1 交流精度測(cè)試結(jié)果Table 1 Results of the AC accuracy test

表2 動(dòng)作時(shí)間測(cè)試結(jié)果Table 2 Results of the action time test

表3 直流精度測(cè)試結(jié)果Table 3 Results of the DC accuracy test

表4 電磁兼容測(cè)試報(bào)告Table 4 Report of EMC

6 結(jié)語

本文針對(duì)母線 PT 間隔工程應(yīng)用遇到的瓶頸，研制了一種新的模擬量輸入式合智一體集成裝置。該裝置采用科學(xué)合理的軟硬件架構(gòu)，合并單元和智能終端模塊硬件資源共享，功能相互獨(dú)立，互不影響，同時(shí)實(shí)現(xiàn)雙 CPU 運(yùn)行狀態(tài)的實(shí)時(shí)監(jiān)測(cè)，通過一個(gè)物理設(shè)備完成 PT 間隔的一體化集成功能，減少了母線 PT 間隔裝置數(shù)量，節(jié)約了成本，提高了設(shè)備利用率，減小了安裝空間，縮短了維護(hù)時(shí)間，提高了經(jīng)濟(jì)性。此外裝置通過公共板 FPGA+PHY 的架構(gòu)，提高裝置數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性，提高了 SV 組網(wǎng)和點(diǎn)對(duì)點(diǎn)的均勻性，增強(qiáng)了采樣值發(fā)送的可靠性和穩(wěn)定性。裝置完全滿足智能變電站 IEC 61850 標(biāo)準(zhǔn)，是新生的智能變電站過程層設(shè)備，經(jīng)過測(cè)試和工程調(diào)試，裝置的功能、性能、指標(biāo)都完全滿足預(yù)期要求。隨著智能變電站的進(jìn)一步推廣，集成化程度進(jìn)一步提高，母線合智一體將成為母線 PT 間隔的主流配置，裝置的成功研制將對(duì)智能變電站的發(fā)展帶來一定積極影響。

[1]倪兆瑞, 王延安. 智能變電站合并單元延時(shí)特性現(xiàn)場(chǎng)測(cè)試儀的設(shè)計(jì)[J]. 電力系統(tǒng)保護(hù)與控制, 2014, 42(10): 119-124. NI Zhaorui, WANG Yanan. Design of field testing instrument for merging unit delay characteristics in smart substation[J]. Power System Protection and Control, 2014, 42(10): 119-124.

[2]王賓, 黃磊, 曹潤(rùn)彬, 等. 智能變電站 126 kV 智能終端 設(shè) 計(jì) 與 測(cè) 試 方 案 研 究 [J]. 電 力 系 統(tǒng) 保 護(hù) 與 控 制 , 2014, 42(1): 119-125. WANG Bin, HUANG Lei, CAO Runbin, et al. Design and test of 126 kV intelligent terminal in smart substation[J]. Power System Protection and Control, 2014, 42(1): 119-125.

[3]嵇建飛, 袁宇波, 龐福濱. 智能變電站就地智能設(shè)備電磁兼容抗擾度實(shí)驗(yàn)分析[J]. 電工技術(shù)學(xué)報(bào), 2015, 29(1): 454-462. JI Jianfei, YUAN Yubo, PANG Fubin. Experimental analysis of EMC immunity for field installed intelligent equipment of intelligent substation[J]. Transactions of China Electrotechnical Society, 2014, 29(1): 454-462.

[4]嵇建飛, 袁宇波, 王立輝, 等. 某 110 kV 智能變電站合并單元 異常情況分析及對(duì)策[J]. 電工技術(shù)學(xué)報(bào), 2015, 30(16): 255-260. JI Jianfei, YUAN Yubo, WANG Lihui, et al. Analysis and countermeasure on abnormal operation of one 110 kV intelligent substation merging unit[J]. Transactions of China Electrotechnical Society, 2015, 30(16): 255-260.

[5]閆志輝, 周水斌, 鄭拓夫. 新一代智能站合并單元智能終端集成裝置研究[J]. 電力系統(tǒng)保護(hù)與控制, 2014, 42(14): 117-121. YAN Zhihui, ZHOU Shuibin, ZHENG Tuofu. Study of device with merging unit and intelligent terminal for new intelligent substation[J]. Power System Protection and Control, 2014, 42(14): 117-121.

[6]王建華, 張國(guó)鋼, 耿英三, 等. 智能電器最新技術(shù)研究及應(yīng)用發(fā)展前景[J]. 電工技術(shù)學(xué)報(bào), 2015, 30(9): 1-11. WANG Jianhua, ZHANG Guogang, GENG Yingsan, et al. Design of high precision electronic current transformer[J]. Transactions of China Electrotechnical Society, 2015, 30(9): 1-11.

[7]朱建斌, 周水斌, 趙應(yīng)兵, 等. 基于 MPC8377 的主變低壓側(cè)隔離開關(guān)合并單元設(shè)計(jì)[J]. 低壓電器, 2013(21): 31-35. ZHU Jianbin, ZHOU Shuibin, ZHAO Yingbing, et al. Design of isolating switch merging unit based on MPC8377 in low voltage side of main transformer[J]. Low Voltage Apparatus, 2013(21): 31-35.

[8]MPC8377E PowerQUICCTM II proprocessor hardware specifications[S].

[9]牟濤, 周麗娟, 周水斌, 等. 高精度電子式電流互感器采集器的設(shè)計(jì)[J]. 電力系統(tǒng)保護(hù)與控制, 2011, 39(20): 141-144. MU Tao, ZHOU Lijuan, ZHOU Shuibin, et al. Design of high precision electronic current transformer[J]. Power System Protection and Control, 2011, 39(20): 141-144.

(編輯 魏小麗)

Development of the integrated and combined intellectual device of process layer applied to PT interval

ZHU Jianbin1, CUI Linlin2, MA Guanqun2, REN Hongxu1, ZHAO Yingbing1, ZHENG Tuofu1, HU Yanmin1, ZHANG Qunling1(1. XJ Electric Co., Ltd., Xuchang 461000, China;
2. Changchun Electric Power Exploration & Design Institute, Changchun 130000, China)

This paper researches the integration of merging unit and intelligent terminals on the bus PT interval. Combined with practical engineering, it gives the product hardware and software architecture diagram, describes in detail the design of analog to combined wisdom of one device applied to PT interval relying on PowerPC MPC8377 core processing chip. This paper gives the hardware and software design solutions, and achieves subscription and publishing GOOSE by a combined wisdom of one device. The switches of PT status monitoring is achieved through the signal of switch collected, and the delivery of SV is implemented through analog acquisition and merger, which can eventually meet the project for merging units and intelligent terminals intensive needs, and saves space and cost and reduces optical port. Experimental results show that the developed bus one device combined wisdom has low cost, powerful function, high performance, and better completes the state monitoring and controlling of PT switch, bus voltage merger and acquisition protocol converter functions. The device can fully meet intelligent substation IEC 61850 communication protocol.

merging unit; intelligent terminal; integration of merging unit and intelligent terminals; IEC 61850; GOOSE; SV

10.7667/PSPC151803

：2016-01-18

朱建斌(1983-)，男，通信作者，碩士，工程師，從事智能變電站過程層設(shè)備研發(fā)工作；E-mail: 18839922789@ 139.com

崔琳琳(1980-)，女，本科，助理工程師，從事智能變電站設(shè)計(jì)研究；

馬冠群(1988-)，男，本科，助理工程師，從事智能變電站設(shè)計(jì)研究。