朱天順，黃植功，王國宇

(廣西師范大學(xué)，桂林 541004)

基于DSPBuilder的SVPWM算法設(shè)計(jì)及應(yīng)用

朱天順，黃植功，王國宇

(廣西師范大學(xué)，桂林 541004)

主要研究了空間矢量脈寬調(diào)制算法的基本原理，利用新方法—DSP Builder提供的功能模塊庫，搭建了SVPWM模塊，并組建了恒壓頻比控制系統(tǒng)。在Simulink仿真環(huán)境下，完成算法的驗(yàn)證。最后將此控制系統(tǒng)仿真模型轉(zhuǎn)換成VHDL語言，下載至FPGA中，用來控制一臺(tái)永磁同步電機(jī)的低速運(yùn)轉(zhuǎn)。實(shí)驗(yàn)結(jié)果表明所設(shè)計(jì)的SVPWM功能模塊正確，電機(jī)速度控制精度高，性能好，且采用DSP Builder設(shè)計(jì)系統(tǒng)，可以簡(jiǎn)化設(shè)計(jì)流程，加快研究速度。

SVPWM；DSP Builder；永磁同步電機(jī)；FPGA

0 引 言

空間矢量脈寬調(diào)制(以下簡(jiǎn)稱SVPWM)也稱為磁鏈跟蹤控制, 通過切換逆變器的6個(gè)功率開關(guān)的開關(guān)狀態(tài)，以內(nèi)切多邊形逼近圓的方式逼近電機(jī)氣隙的理想圓形旋轉(zhuǎn)磁場(chǎng)。該方法能夠消弱電機(jī)轉(zhuǎn)矩脈動(dòng),提高電機(jī)運(yùn)行的性能[1-2]。與傳統(tǒng)正弦波脈寬調(diào)制技術(shù)(SPWM)相比,SVPWM更易于實(shí)現(xiàn)全數(shù)字化控制，能夠有效抑制電壓諧波，提高直流電壓利用率。由于這些優(yōu)點(diǎn)，在電機(jī)驅(qū)動(dòng)控制，尤其在交流調(diào)速系統(tǒng)中，SVPWM技術(shù)得到了廣泛應(yīng)用[3-4]。

現(xiàn)場(chǎng)可編程門陣列FPGA具有設(shè)計(jì)靈活，開發(fā)費(fèi)用低，設(shè)計(jì)周期短，采用并行處理機(jī)制，處理速度快，拓展性好，可靠性高等優(yōu)點(diǎn)，因此在數(shù)字信號(hào)處理，通信等領(lǐng)域比DSP或MCU更具有競(jìng)爭(zhēng)力。然后對(duì)于一些復(fù)雜算法的開發(fā)，直接使用硬件描述語言來實(shí)現(xiàn)難度較大，耗時(shí)較多。Altera公司推出的DSP Builder可以幫助設(shè)計(jì)者利用圖形化的建模完成設(shè)計(jì)、仿真，直至下載至FPGA芯片中，省去了繁瑣的代碼編寫過程，大大提高了開發(fā)效率[5-7]。

1 SVPWM算法原理

圖1 三相電壓型逆變器主電路

圖2 電壓空間矢量圖

SVPWM線性組合的基本思想就是平均值等效原則。根據(jù)參考矢量Vref所在扇區(qū)，利用組成這個(gè)扇區(qū)的兩個(gè)非零矢量和零矢量的合理切換，去逼近旋轉(zhuǎn)參考矢量Vref。這里假定合成的電壓矢量落在sector1，在一個(gè)采樣周期內(nèi)，可以由非零矢量電壓矢量V1，V2以及零電壓矢量V0，V7合成Vref，于是有：

(1)

式中：T0，T1，T2，T7分別是電壓矢量V0，V1，V2，V7的作用時(shí)間，Ts為采樣周期。

因此，可以采用兩個(gè)相鄰電壓空間矢量的組合和調(diào)制他們的作用時(shí)間，來組合成任意形式的參考電壓，從而在電機(jī)定子繞組中形成旋轉(zhuǎn)磁場(chǎng)。

2 基于DSP Builder的SVPWM算法實(shí)現(xiàn)

DSP Builder 是Altera 公司推出的一個(gè)基于Simulink的工具箱。使得可以使用Simulink的圖形界面進(jìn)行FPGA的系統(tǒng)級(jí)別的開發(fā)。DSP Builder提供了一個(gè)從Simulink仿真到FPGA硬件的接口。且它的基本模塊都是以算法級(jí)別的描述呈現(xiàn)，用戶甚至不必十分了解FPGA的硬件描述語言，就可以進(jìn)行系統(tǒng)芯片的自頂向下的設(shè)計(jì)開發(fā)。

SVPWM在DSP Builder中的實(shí)現(xiàn)如圖3所示，SVPWM控制主要包括4個(gè)部分，扇區(qū)選擇單元，矢量切換點(diǎn)計(jì)算單元，PWM生成單元。每個(gè)功能單元均是由DSP Builder模塊庫中的基本模塊構(gòu)建而成。

圖3 DSP Builder工具搭建的SVPWM算法模塊

2.1扇區(qū)選擇

要合成參考電壓Vref，首先就要知道Vref此時(shí)所處的扇區(qū)，將Vref分解為 ，定義如下3個(gè)變量：

(2)

根據(jù)這3個(gè)變量可以計(jì)算出相應(yīng)的扇區(qū)：如果Vref1>0，則A=1，否則A=0；如果Vref2>0，則B=1，否則B=0；如果Vref3>0，則C=1，否則C=0。計(jì)算下面的表達(dá)式：

N=4C+2B+A

(3)

2.2調(diào)制時(shí)間確定

相鄰兩矢量的作用時(shí)間與3個(gè)變量相關(guān)，定義：

(4)

對(duì)于不同扇區(qū)相鄰兩矢量作用時(shí)間T1,T2，按表1取值。需要注意的是，如若出現(xiàn)B飽和狀況，即T1+T2>Ts，則取T1=T1×Ts/(T1+T2),T2=T2×Ts/(T1+T2)。

表1 六扇區(qū)矢量作用時(shí)間分配表

2.3計(jì)算矢量切換點(diǎn)及SVPWM信號(hào)輸出

PWM波形是通過中心對(duì)稱的方式產(chǎn)生的，所以可以求得三路PWM波形的占空比分別為：

(5)

則在不同扇區(qū)內(nèi)開關(guān)切換時(shí)刻Tcm1，Tcm2，Tcm3根據(jù)表2進(jìn)行賦值。

表2 六扇區(qū)矢量切換時(shí)刻表

SVPWM脈寬調(diào)制就是用計(jì)算得到的矢量切換點(diǎn)Tcm1，Tcm2，Tcm3與一定頻率(1/Ts)和幅值(Ts/2)的三角載波進(jìn)行比較，產(chǎn)生三相PWM脈沖，連同反相延時(shí)后的三相共6路PWM波送到逆變器的開關(guān)管。

3 PMSM恒壓頻比控制系統(tǒng)設(shè)計(jì)與仿真

永磁同步電機(jī)以永磁體代替交流勵(lì)磁繞組，因其結(jié)構(gòu)簡(jiǎn)單，輸出功率大，帶負(fù)載能力強(qiáng)，電機(jī)運(yùn)行平穩(wěn)等特點(diǎn)，使得其在交流伺服驅(qū)動(dòng)方面有著比傳統(tǒng)電機(jī)更好的優(yōu)勢(shì)。SVPWM算法在交流調(diào)速系統(tǒng)中有著廣泛的應(yīng)用，本文便以永磁同步電機(jī)(PMSM)為應(yīng)用對(duì)象，來驗(yàn)證所設(shè)計(jì)的SVPWM控制算法的正確性和有效性。

3.1系統(tǒng)框架設(shè)計(jì)

永磁同步電機(jī)V/f開環(huán)速度控制，是通過改變頻率的同時(shí)改變輸出電壓，使電動(dòng)機(jī)的磁通保持一定，在較寬的范圍內(nèi)調(diào)速運(yùn)轉(zhuǎn)。圖4是整個(gè)控制系統(tǒng)的結(jié)構(gòu)框圖，主要包括V/f曲線、三相正弦信號(hào)發(fā)生器、Clarke變換、SVPWM調(diào)制等模塊。這種控制系統(tǒng)簡(jiǎn)單，易于實(shí)現(xiàn)，無需從電機(jī)端反饋速度、位置或電壓、電流等閉環(huán)信號(hào)[8]。

圖4 PMSM恒壓頻比控制系統(tǒng)框圖

3.2仿真模型搭建

圖5是根據(jù)系統(tǒng)設(shè)計(jì)框圖在Simulink中基于DSP Builder模塊庫并結(jié)合SimPowerSystems 工具箱搭建的PMSM恒壓頻比控制系統(tǒng)的仿真模型。其中升降速時(shí)間設(shè)定模塊采用Verilog語言編寫，經(jīng)HDL Import模塊導(dǎo)入到模型中；V/f曲線采用固定調(diào)制度；三相正弦波采用DDS信號(hào)發(fā)生器產(chǎn)生；逆變器和PMSM為Simulink庫中給定模塊。

圖5 PMSM恒壓頻比控制系統(tǒng)仿真模型

3.3仿真結(jié)果與分析

在仿真中，PMSM參數(shù)設(shè)為定子繞組電阻為1.8；直軸電感為10 mH；交軸電感為10 mH；轉(zhuǎn)子磁鏈為0.182 7 Wb；極對(duì)數(shù)為4；直流電源電壓為30 V。

恒壓頻比控制模式,設(shè)定給定頻率為12 Hz,V/f曲線調(diào)制度為1.25,電機(jī)空載啟動(dòng)，測(cè)得相電流的波形和轉(zhuǎn)速曲線如圖6和圖7所示。從仿真波形可以看出，該系統(tǒng)具有較快的響應(yīng)速度，轉(zhuǎn)速超調(diào)量較小，電機(jī)運(yùn)行穩(wěn)定，且根據(jù)設(shè)定頻率為12 Hz,故電機(jī)轉(zhuǎn)速n=60f/p=15f=180 r·min-1,從速度曲線看出與設(shè)定值相符合，達(dá)到了預(yù)設(shè)的效果，證明了SVPWM算法和系統(tǒng)設(shè)計(jì)的正確性。

圖6 PMSM三相電流波形

圖7 PMSM速度波形

4 實(shí)驗(yàn)驗(yàn)證

為了驗(yàn)證所設(shè)計(jì)的系統(tǒng)在實(shí)際中的應(yīng)用效果，另搭建了基于Altera DE2-70開發(fā)板控制的硬件實(shí)驗(yàn)裝置。其中永磁同步電機(jī)使用銳格電子的130ST-M001,額定轉(zhuǎn)矩4.8 N·m,額定功率1 kW,額定轉(zhuǎn)速2 000 r/min。可以用 Signal Compiler組件將仿真模型直接轉(zhuǎn)換成 VHDL語言，經(jīng)過綜合適配后，下載至FPGA中，進(jìn)行電機(jī)恒壓頻比開環(huán)控制，實(shí)際觀察電機(jī)低速運(yùn)行平穩(wěn)，用示波器觀測(cè)功率逆變器其中兩上橋臂的PWM經(jīng)過RC低通濾波后的波形如圖8所示。從圖中可以看出它們是標(biāo)準(zhǔn)的馬鞍波，且相位差為120°，證明開環(huán)程序是無誤的。圖9是電機(jī)運(yùn)行時(shí)定子側(cè)V相，和W相的電流波形。圖中顯示，電流信號(hào)具有良好的正弦特性，且周期為84.00 ms，與給定頻率12 Hz相符，證明了該設(shè)計(jì)方法的可行性。

圖8 兩路PWM低通濾波后的波形圖9 PMSM定子側(cè)兩相電流波形

5 結(jié) 語

本文提出了一種基于DSP Builder的SVPWM設(shè)計(jì)方法，在MATLAB中完成仿真驗(yàn)證，并應(yīng)用于實(shí)際的交流調(diào)速系統(tǒng)中。實(shí)驗(yàn)結(jié)果表明，此SVPWM設(shè)計(jì)方法簡(jiǎn)單有效，在交流調(diào)速控制中，電機(jī)運(yùn)行平穩(wěn)，接近無超調(diào)，具有良好動(dòng)靜態(tài)特性。且基于DSP Builder平臺(tái)進(jìn)行SVPWM算法的設(shè)計(jì)，可以和FPGA實(shí)現(xiàn)無縫連接 ，提高FPGA 設(shè)計(jì)效率，縮短了產(chǎn)品的開發(fā)周期，具有一定的工程應(yīng)用參考價(jià)值。

[1] 于洋，張加勝.空間矢量調(diào)制原理分析及數(shù)字化實(shí)現(xiàn)[J].變頻器世界,2012(1)：17-20.

[2] 郭寶增，武麗曉，熊曉薇，等.基于 FPGA 的 SVPWM 系統(tǒng)研究及 Simulink 仿真[J].電子設(shè)計(jì)工程,2013,21(24):7-9.

[3] TZOU Y Y，HSU H J.FPGA realization of space-vector PWM control IC for three-phase PWM inverters[J].IEEE Transactions on Power Electronics,1997,12(6)：953-963.

[4] 劉敬猛,王田苗,魏洪等.基于 FPGA 的可重構(gòu)交流伺服系統(tǒng)硬件設(shè)計(jì)[J].機(jī)床與液壓,2005(4):1-4.

[5] 邵欣,劉福貴,陶銀.基于DSP Builder的PMSM控制算法[J].計(jì)算機(jī)工程,2011,37(23):220-222.

[6] 戢方,雷勇,王俊.自頂向下基于DSP Builder的PID控制系統(tǒng)開發(fā)[J].現(xiàn)代電子技術(shù),2007,30(9):127-129.

[7] 張志亮,趙剛,齊星剛.從Simulink模型自動(dòng)生成VHDL代碼——基于DSP Builder的FPGA設(shè)計(jì)流程[J].現(xiàn)代電子技術(shù),2004,27(23): 4-6.

[8] 張興華.空間矢量脈寬調(diào)制恒壓頻比控制的數(shù)字實(shí)現(xiàn)[J].電氣傳動(dòng),2004,27(2):12-16.

DesignandApplicationofSVPWMAlgorithmBasedonDSPBuilder

ZHUTian-shun,HUANGZhi-gong,WANGGuo-yu

(Guangxi Normal University,Guilin 541004,China)

The working principle of space vector pulse width modulation was mainly studied. The SVPWM algorithm module was generated by DSP Builder, and then a constant proportion of voltage to frequency control system was constructed. It uses the application of MATLAB/Simulink to simulate and verify the correctness of SVPWM algorithm. Finally ,this simulation system was converted to VHDL language and download to one-chip FPGA. The method was applied to control one permanent magnet synchronous motor running at low speed. The experimental results show that the design is valid and can get excellent operating performance. Furthermore, the method of DSP Builder can simplifies the design process and accelerated the speed of research．

SVPWM; DSP Builder; PMSM; FPGA

2016-05-08

國家自然科學(xué)基金項(xiàng)目(51367005)

TM351；TM341

：A

：1004-7018(2016)11-0073-04

朱天順(1970-)，男，碩士，主要研究方向?yàn)殡姍C(jī)驅(qū)動(dòng)控制。