毛冬冬，曾昆農(nóng)，李建軍

（電子科技大學(xué) 電子薄膜與集成器件國家重點(diǎn)實(shí)驗(yàn)室，四川 成都　610054）

OTP存儲器存儲單元內(nèi)寄生電容對讀取閾值的影響

毛冬冬，曾昆農(nóng)，李建軍

（電子科技大學(xué) 電子薄膜與集成器件國家重點(diǎn)實(shí)驗(yàn)室，四川 成都610054）

在OTP存儲器的設(shè)計(jì)中，基于得到OTP存儲器存儲單元編程后盡可能大的讀取閾值的目的，以提高OTP存儲器的編程效率和芯片成品率，采用了消除存儲單元內(nèi)寄生電容的方法，通過對OTP存儲器存儲單元內(nèi)帶寄生電容和不帶寄生電容兩種情況下的仿真以及對比，可以發(fā)現(xiàn)存儲單元內(nèi)寄生電容的存在會使OTP存儲器編程后的讀取閾值減少8 kΩ左右，所以在OTP存儲器的設(shè)計(jì)中，應(yīng)盡可能消除掉存儲單元內(nèi)的寄生電容，獲得盡可能大的讀取閾值。

OTP存儲器；存儲單元；寄生電容；讀取閾值

OTP(one time programmable）存儲器［1］作為只可以編程一次的非易失性存儲器具有集成度高、存取速度快等特點(diǎn)，在航空航天、軍工等對抗輻照、保密特性要求很高的領(lǐng)域中，起著不可替代的作用［2］。OTP存儲器的種類很多，很多是基于熔絲和反熔絲，本文介紹的OTP存儲器基于反熔絲結(jié)構(gòu)［3］。在反熔絲OTP存儲器中，通過對選中單元的編程改變了存儲單元內(nèi)部的結(jié)構(gòu)。理想的讀機(jī)制下，沒有編程的存儲單元讀取時會讀出‘0’，而通過編程的存儲單元在讀取時會讀出 ‘1’。反熔絲單元在編程前相當(dāng)于一個電容，編程后相當(dāng)于一個電容并上一個電阻，OTP存儲器讀取閾值的定義就是使讀出Data從‘1’變?yōu)椤?’時對應(yīng)的電阻值，編程后電阻如果超出這個值，就無法正確讀取‘1’，讀操作失效［4］。讀取閾值對整個讀出電路乃至整個OTP存儲器都至關(guān)重要。反熔絲存儲單元采用的反熔絲結(jié)構(gòu)都會通過大量的測試來得出它擊穿后電阻的最大值和最小值，一般情況下，電路設(shè)計(jì)時要求達(dá)到的讀取閾值都要比這個最大值大出很多，這是為了防止對反熔絲存儲單元編程時由于擊穿不充分導(dǎo)致編程后電阻很大，從而無法正常讀取‘1’。較大的讀取閾值可省去對未成功編程單元的再次編程，大大提高芯片的編程效率以及讀出的準(zhǔn)確率。然而，在特定情況下，比如采用的存儲單元中反熔絲的特殊結(jié)構(gòu)或者出于存儲單元內(nèi)管子耐壓的考慮，反熔絲存儲單元選通管的漏端節(jié)點(diǎn)會有寄生電容，從而對讀出閾值造成較大影響，文中通過理論分析及大量仿真（仿真在SMIC 0．5 um工藝仿真庫下進(jìn)行，芯片工作電壓為5 V）詳細(xì)闡明反熔絲存儲單元選通管漏端節(jié)點(diǎn)的寄生電容對OTP存儲器讀取閾值的影響。

1　讀出系統(tǒng)簡介及靈敏放大器功能

讀出系統(tǒng)包括地址PAD輸入、地址檢測、脈沖擴(kuò)展、靈敏放大器、第一級DICE鎖存器、第二級DICE鎖存器、雙向數(shù)據(jù)端口、數(shù)據(jù)PAD輸出。各個模塊的連接關(guān)系如圖1所示。

圖1　OTP存儲器讀出系統(tǒng)框架圖Fig．1　The read system frame of the OTP memory

其中，靈敏放大器是整個讀出電路的核心，靈敏放大器的簡單示意圖如圖2所示。

圖2　靈敏放大器結(jié)構(gòu)示意圖Fig．2　The frame of the sense amplifier

INV為關(guān)鍵反相器，其翻轉(zhuǎn)閾值是確保正確讀取的關(guān)鍵因素。反相器的翻轉(zhuǎn)閾值定義為Vin=Vout點(diǎn)的電壓值，此VDS= VGS時，P管和N管均處于飽和狀態(tài)。假設(shè)電源電壓足夠高且兩個器件都在速度飽和的狀態(tài)下（VDsat＜VM-VT），再忽略溝道調(diào)制效應(yīng)可得到一個反相器翻轉(zhuǎn)閾值的簡化公式（2）：其中WP和WN分別是反相器P管和N管的寬長比。

圖2中P1為預(yù)充電管，開啟時對位線進(jìn)行充電［5］，此間放電管N1關(guān)閉，位線通過選中的存儲單元放電，P1管起始時工作在飽和區(qū)，飽和電流IDsat為：

BL是位線，本文中位線共掛有256個負(fù)載，包括一個選中的要進(jìn)行讀取的存儲單元還有255個未被選中的作為負(fù)載的存儲單元，所以一根位線上總的負(fù)載電容為選中單元的電容并上255個負(fù)載單元的電容?？傠娙轂椋?/p>

選中的存儲單元中，C1是反熔絲；C2是選通管漏端節(jié)點(diǎn)寄生的電容，文中主要就是研究該寄生電容對讀取閾值的影響；N4、N5為選通管，處于開啟狀態(tài)。未選中的存儲單元中選通管N4、N5處于關(guān)閉狀態(tài)。

反熔絲編程前等效于一個電容，本文中其大小為4 F，編程后等效于電容并上一個電阻，如圖3所示。

圖3　編程前、后存儲單元的結(jié)構(gòu)圖Fig．3　The structure of the un-programmed and programmed anti-fuse

位線充電后通過選中單元放電［6］，現(xiàn)在分別對未編程和已編程（將R取為3 kΩ，假設(shè)電路設(shè)計(jì)要求讀出閾值至少為3 kΩ）這兩種情況進(jìn)行仿真（未特殊注明下，仿真均在TT工藝角、27℃下進(jìn)行），得出位線放電的情況，進(jìn)而說明靈敏放大器的工作原理。

圖4　編程前、后位線放電圖Fig．4　The discharge of the bit line with un-programmed and programmed anti-fuse

圖4中3個信號線從上到下依次是充電信號、放電信號和位線?？梢娢痪€經(jīng)過未編程的存儲單元放電到3．492 V，經(jīng)過已編程的存儲單元則放電到2．528 V。關(guān)鍵反相器的翻轉(zhuǎn)閾值是確保正確讀取數(shù)據(jù)的關(guān)鍵因素，如果電路設(shè)計(jì)要求的讀出閾值至少為3 kΩ（讀取閾值可能大于3 kΩ），則反相器的翻轉(zhuǎn)閾值必須處于2．529 V和3．492 V之間，才能確保靈敏放大器可以準(zhǔn)確無誤的讀取‘0’和‘1’。翻轉(zhuǎn)閾值最好能夠處于兩個電平的平均值左右，比如3 V左右，這樣對于編程和未編程的存儲單元都有足夠的余量，才能最大限度的確保各種工藝角和溫度下讀出數(shù)據(jù)的準(zhǔn)確性。

2　寄生電容對位線放電的影響

很多情況下，存儲單元內(nèi)選通管N4、N5的漏端節(jié)點(diǎn)會有寄生電容，比如現(xiàn)采用的反熔絲結(jié)構(gòu)的編程電壓在10 V左右，而N4、N5漏端耐壓的典型值為11 V，由于比較接近，為了提高可靠性，需要對N4、N5漏端進(jìn)行低摻雜處理，提高其耐壓值［7］，如圖5所示。

圖5　選通管漏端低摻雜示意圖Fig．5　The sketch map of low doping for the drain of the choosing transistor

這樣低摻雜和P襯底間就會產(chǎn)生寄生電容，寄生電容C為：

其中，C0是單位結(jié)面積上的電容值，S是寄生PN結(jié)的結(jié)面積，a、b、c分別為結(jié)長、結(jié)寬、結(jié)深，S近似為5個結(jié)面的面積和。經(jīng)過計(jì)算其最大值為13．3 F，這里就將C2取為13．3 F，現(xiàn)對未編程存儲單元在帶寄生電容和不帶寄生電容這兩種情況下進(jìn)行仿真，從而觀察寄生電容對位線放電的影響。

位線放電結(jié)果如圖7所示。

圖中3個信號線從上到下依次是充電信號、放電信號和位線?？梢娫诖嬖诩纳娙莸那闆r下，位線通過存儲單元放到更低的電位，從3．492 V降到了3．18 V。此種情況下，為了得到反相器翻轉(zhuǎn)閾值和3．18 V之間充足的余量，以保證各種工藝角和溫度下未編程存儲單元能夠正確讀取‘0’，就需要降低反相器的翻轉(zhuǎn)閾值，進(jìn)而就會影響到電路的讀取閾值。

圖6　未編程存儲單元帶和不帶寄生電容位線放電的仿真圖Fig．6　The discharge of the bit line before programming with and without parasitic capacitance

3　寄生電容對OTP存儲器讀取閾值的影響

由于寄生電容的存在，會使位線放到更低的電位，此時為了保證未編程存儲單元能夠正確讀取‘0’，就需要對關(guān)鍵反相器的翻轉(zhuǎn)閾值進(jìn)行調(diào)整。

通過對未編程存儲單元在15種不同溫度和工藝角下的仿真，最終將關(guān)鍵反相器的翻轉(zhuǎn)閾值定在2．77 V，倘若翻轉(zhuǎn)閾值高于2．77 V，未編程存儲單元在SF工藝角、150℃這種條件下將最先不能正常讀取，會將原本要讀出的 ‘0’讀成‘1’，這種情況下的仿真結(jié)果如圖7所示，五個信號線從上到下依次是充電信號、放電信號、位線、第二級鎖存信號、Data輸出。注意數(shù)據(jù)Data的每次讀取是在第二級鎖存信號Lock2結(jié)束后才讀取的，可見讀出結(jié)果是‘1’。

將關(guān)鍵反相器的翻轉(zhuǎn)閾值設(shè)為2．77 V后，未編程存儲單元在不同工藝角和溫度下的讀取結(jié)果都是‘0’，可見可以正確讀取。

圖7　SF工藝角、150攝氏度下未編程單元讀取的仿真圖Fig．7　The reading simulation of the un-programmed bit line under SF section and 150 degree centigrade

在確定好關(guān)鍵反相器的翻轉(zhuǎn)閾值之后，將在存儲單元內(nèi)沒有寄生電容和有寄生電容這兩種情況下對電路的讀取閾值進(jìn)行仿真，從而觀察寄生電容對讀取閾值的影響。具體做法是將反熔絲存儲單元編程后的電阻值設(shè)為變量R，然后對其進(jìn)行掃描，觀察讀出Data的值，由于存儲單元編程后正確讀取時是讀出 ‘1’，所以讀出Data從‘1’變?yōu)椤?’所對應(yīng)的R值就是所要的電路的讀取閾值。兩種情況下的仿真結(jié)果如圖8所示。

圖8　寄生電容對讀取閾值影響的仿真圖Fig．8　The simulation of the influence of the parasitic capacitance on the reading threshold

觀察圖中的兩個圖可以看到反熔絲存儲單元中寄生電容對電路讀取閾值的影響，注意Data的讀取是發(fā)生在第二級鎖存信號結(jié)束后。A圖為存儲單元沒有寄生電容時的仿真結(jié)果，從上到下的5個信號分別是第二級鎖存器的鎖存信號、R=12 kΩ時Data的輸出、R=12．3 kΩ時Data的輸出、R= 12．5 kΩ時Data的輸出、R=12．8 kΩ時Data的輸出，可見R= 12 kΩ時讀出的是‘1’，說明電路的讀取閾值可以達(dá)到12 kΩ，R=12．3 kΩ時讀出的是 ‘0’，說明電路的讀取閾值達(dá)不到12．3 kΩ，所以存儲單元沒有寄生電容時電路的讀取閾值在12．1 kΩ左右。B圖為存儲單元有寄生電容時的仿真結(jié)果，從上到下的五個信號分別是第二級鎖存器的鎖存信號、R= 3．6 kΩ時 Data的輸出、R=3．87 kΩ時 Data的輸出、R= 4．13 kΩ時Data的輸出、R=4．4 kΩ時Data的輸出，可見R= 3．87 kΩ時讀出的是 ‘1’，說明電路的讀取閾值可以達(dá)到3．87 kΩ，R=4．13 kΩ時讀出的是‘0’，說明電路的讀取閾值達(dá)不到4．13 kΩ，所以存儲單元存在寄生電容時電路的讀取閾值在4 kΩ左右。

這充分說明了反熔絲存儲單元內(nèi)寄生電容對電路讀取閾值的影響，寄生電容的存在使電路的讀取閾值大概從12 kΩ減到了4 kΩ。倘若編程時反熔絲存儲單元擊穿的不充分，導(dǎo)致編程后電阻在4 kΩ到12 kΩ之間的話，便不能正常讀出‘1’，這就需要對這些編程不充分的存儲單元進(jìn)行二次編程，這將大大降低我們的編程效率，給OTP存儲器用戶帶來很大的不便。所以本文中通過略微降低編程電壓的方法省去了對選通管漏端進(jìn)行低摻雜這一環(huán)節(jié)，從而消除了寄生電容，最大程度保證了存儲器的讀取閾值?？梢娤慈劢z存儲單元內(nèi)的寄生電容至關(guān)重要，這可以最大程度的保證OTP存儲器的讀取閾值，提高編程效率，提高芯片成品率。

4　結(jié)束語

理論分析及仿真表明，OTP存儲器反熔絲存儲單元內(nèi)寄生電容的存在將使靈敏放大器中的位線放到更低的電位，為了保證未編程存儲單元的正確讀取，將不得不調(diào)低靈敏放大器中關(guān)鍵反相器的翻轉(zhuǎn)閾值，這就會大大降低OTP存儲器的讀取閾值，從而降低編程效率，給芯片使用者帶來不便，所以要盡量消除存儲單元內(nèi)寄生電容的影響，就像本文中通過略微調(diào)低編程電壓，消除存儲單元內(nèi)的寄生電容，達(dá)到設(shè)計(jì)要求。

［1］F．Li et al．，"Evaluation of Si02 antifuse in a 3D-OTP memory，"IEEE Transactions on Device and Materials Reliability，2004，4（3）:416-421．

［2］黃科杰．基于標(biāo)準(zhǔn)CMOS工藝的非易失性存儲器的研究［D］．杭州：浙江大學(xué)，2006．

［3］焦俊陶．反熔絲型存儲器設(shè)計(jì)技術(shù)研究［D］．成都：電子科技大學(xué)，2011．

［4］YANG B-D，KIM L-S．A low-power ROM using single charge-sharing capacitor and hierarchical bit line［J］．IEEE Transactions on Very Large Scale Integration Systems，2006，14（4）:313-322．

［5］張效通，萬青，陳嵐，等．一種高速自控預(yù)充電靈敏放大器的設(shè)計(jì)［J］．微電子學(xué)，2009，39（6）:815-818．

［6］王藝燃，于宗光．一種應(yīng)用于DPS嵌入式存儲器的靈敏放大器設(shè)計(jì)［J］．微電子學(xué)，2010，40（2）:212-216．

［7］李彥旭，巴大志，成立．靜態(tài)存儲單元電路設(shè)計(jì)工藝的研究［J］．電子元件與材料，2002（12）:13-16．

Influence of parasitic capacitance upon the reading threshold of OTP memory

MAO Dong-dong，ZENG Kun-nong，LI Jian-jun
（State Key Laboratory of Electronic Thin Films and Integrated Devices，University of Electronic Science and Technology of China，Chengdu 610054，China）

To obtain the largest reading threshold of the programmed one time programmable memory during the design of the one time programmable memory，this paper takes the method of eliminating the parasitic capacitance in the memory cell．By the simulation and comparison of the reading threshold with and without the parasitic capacitance，this paper finds out that the existence of the parasitic capacitance leads to the decrease of the reading threshold about 8k ohm．So the designer should eliminate the parasitic capacitance in the memory cell to get the largest reading threshold during the design．

one time programmable memory；memory cell；parasitic capacitance；reading threshold

TN432

A

1674－6236（2016）02-0082-04

2015-07-29稿件編號：201507187

國家自然科學(xué)基金項(xiàng)目（61404021）

毛冬冬（1990—），男，河南開封人，碩士研究生。研究方向：大規(guī)模數(shù)字集成電路。