查曉明，劉悅遐，黃 萌，劉 懿

（武漢大學(xué)電氣工程學(xué)院，武漢430072）

功率MOSFET壽命模型綜述

查曉明，劉悅遐，黃 萌，劉 懿

（武漢大學(xué)電氣工程學(xué)院，武漢430072）

MOSFET是實(shí)現(xiàn)電力電子裝置功能的核心器件，但其壽命短是制約電力電子系統(tǒng)可靠性的關(guān)鍵因素。由老化造成的MOSFET失效分為封裝失效和參數(shù)漂移失效，前者由MOSFET制造工藝及材料導(dǎo)致的缺陷在工作環(huán)境中惡化而產(chǎn)生，后者為器件在使用過程中其內(nèi)部微觀退化機(jī)制在宏觀參數(shù)的體現(xiàn)。對(duì)目前已有的MOSFET壽命相關(guān)的研究成果進(jìn)行總結(jié)，分析了MOSFET的各類失效模式，并建立了各類失效模式下MOSFET壽命模型；并進(jìn)一步總結(jié)了各類失效模式下壽命模型的失效判據(jù)及其各類壽命預(yù)測模型實(shí)驗(yàn)驗(yàn)證方法。

MOSFET；壽命模型；封裝失效；參數(shù)漂移失效

引言

金屬-氧化物半導(dǎo)體場效應(yīng)晶體管MOSFET（metal-oxide-semiconductor field-effect transistor）具有電阻低、驅(qū)動(dòng)耗散功率小等特點(diǎn)，其高頻特性更是滿足了逆變器的需求，在中小功率等級(jí)電能轉(zhuǎn)換被廣泛應(yīng)用，是實(shí)現(xiàn)電力電子裝置基本功能的核心器件［1］。SiC技術(shù)的出現(xiàn)進(jìn)一步擴(kuò)展了MOSFET的應(yīng)用范圍［2-3］。因此，相比其他器件，MOSFET在電力電子裝置中占據(jù)重要地位。研究表明功率開關(guān)器件的老化失效導(dǎo)致電力電子系統(tǒng)故障的比例高達(dá)34%，其壽命嚴(yán)重限制了整個(gè)電力電子系統(tǒng)的可靠性［4-6］。功率MOSFET的老化失效會(huì)惡化電力電子裝置的輸出電能質(zhì)量，甚至危害整個(gè)系統(tǒng)的安全運(yùn)行［7］。因此，分析MOSFET失效機(jī)理，建立其壽命模型具有重要意義。

MOSFET的老化失效可大致分為兩類：封裝失效和參數(shù)漂移失效［8］。封裝失效是指器件在制造過程中受外界環(huán)境（溫度、濕度等）、制作原材料的影響造成器件內(nèi)部結(jié)構(gòu)的缺陷（黏結(jié)層空洞等），該缺陷在器件使用過程中逐漸惡化，最終導(dǎo)致MOSFET封裝失效。這類失效會(huì)造成器件芯片緩慢熱擊穿、鍵合引線反復(fù)彎折斷裂、黏結(jié)層循環(huán)疲勞等，因而對(duì)MOSFET器件內(nèi)部易損壞部位的溫度、應(yīng)力進(jìn)行預(yù)測，判斷其是否達(dá)到擊穿/斷裂的臨界值是建立MOSFET封裝失效壽命模型的典型方法［9-15］。

另外，工業(yè)應(yīng)用對(duì)器件功率密度要求逐漸提高，MOSFET尺寸在不斷減小，其柵氧化層也隨之變薄，然而電源電壓因電源兼容性的問題無法采用恒場率（CE）等比例縮小，在橫、縱向電場應(yīng)力下，溝道熱載流子注入、高壓偏置以及柵氧化層經(jīng)時(shí)擊穿等問題顯著上升［16］。這些問題到界面態(tài)的數(shù)量上升進(jìn)一步造成MOSFET的參數(shù)漂移失效。目前MOSFET參數(shù)漂移失效的壽命模型建模方法均為基于MOSFET失效機(jī)理的壽命預(yù)測模型，如熱載流子失效HCI（hot carrier injection）壽命模型［17-19］、柵氧化層經(jīng)時(shí)擊穿TDDB（time dependent dielectric breakdown）壽命模型［20-22］以及負(fù)偏壓不穩(wěn)定性NBTI（negative bias temperature instability）壽命模型［23-25］等。

本文對(duì)MOSFET的失效模式進(jìn)行了總結(jié)分類，在此基礎(chǔ)上對(duì)封裝失效與參數(shù)漂移失效的原因以及各類失效機(jī)理產(chǎn)生的原因及其導(dǎo)致造成的影響進(jìn)行了分析，對(duì)各類壽命模型進(jìn)行了總結(jié)，并給出了各類失效模式下對(duì)應(yīng)的壽命預(yù)測模型，為不同條件下的MOSFET應(yīng)用以及提高M(jìn)OSFET可靠性提供了參考依據(jù)。

1 MOSFET失效模式及其原理分析

MOSFET失效模式是指器件失效時(shí)的外在直觀失效表現(xiàn)形式及過程規(guī)律，通常指測試或觀察到的失效現(xiàn)象和失效形式［26］，表現(xiàn)為參數(shù)漂移、器件擊穿或燒毀、器件裂紋擴(kuò)展、粘結(jié)不良等。MOSFET具體失效模式之間的關(guān)系如圖1所示，2種模式往往在器件的使用過程中同時(shí)產(chǎn)生。

圖1 MOSFET失效模式關(guān)系Fig.1 Relationship of MOSFET failure mode

1.1 封裝結(jié)構(gòu)失效模式

典型的封裝結(jié)構(gòu)失效分為芯片熱擊穿、黏結(jié)層疲勞、鍵合引線斷裂及塑料封裝外殼失效等。器件的失效一般發(fā)生在制造、儲(chǔ)存、運(yùn)輸以及使用過程中，器件在制造過程中的外界環(huán)境（溫度、濕度等）、制作原料以及器件的工作環(huán)境與封裝失效的發(fā)生有著密切關(guān)系［27］。表1為典型封裝失效與環(huán)境因素的關(guān)系［28］，表中符號(hào)代表含量義如下：① 過應(yīng)力型失效模式：A脆性斷裂失效，B介質(zhì)屈服，C塑性失效，Q彈性形變，E膠質(zhì)脫落，X EOS/ESD，AM過熱應(yīng)力擊穿，AN二次擊穿。②耗損型失效模式：J腐蝕，K晶體過大，M滲透擴(kuò)散，L疲勞裂紋深度增加，R疲勞裂紋出現(xiàn)，T電遷移，Z金屬材料遷移，U氧化層失效，AD TDDB擊穿。

表1 典型封裝失效模式與環(huán)境因素的關(guān)系Tab.1 Relationship between typical package failure modes and environmental factors

圖2給出了MOSFET的封裝結(jié)構(gòu)。

圖2 MOSFET封裝結(jié)構(gòu)Fig.2 Package structure of MOSFET

1.1.1 芯片熱擊穿失效

芯片擊穿是指芯片在熱應(yīng)力作用下導(dǎo)致的某一對(duì)或某一組輸入輸出引腳之間完全呈現(xiàn)導(dǎo)通狀態(tài)。相比于電擊穿，芯片的熱擊穿一般不可恢復(fù)，芯片熱擊穿后其邏輯功能將不再正常，通常表現(xiàn)為短路狀態(tài)。

器件黏結(jié)層內(nèi)存在大小不一的空洞，影響熱傳遞，從而影響器件各部分的熱阻，這將對(duì)芯片在工作過程中的散熱產(chǎn)生干擾，從而產(chǎn)生局部熱點(diǎn)導(dǎo)致芯片的熱擊穿。造成芯片熱擊穿現(xiàn)象可以用熱場耦合的方法進(jìn)行分析，當(dāng)實(shí)際結(jié)溫高于最高允許溫度時(shí)認(rèn)為發(fā)生熱擊穿現(xiàn)象，分析模型為

式中：Tjunc，allοw為芯片結(jié)溫最大值，℃；Tjunc為某環(huán)境應(yīng)力下的結(jié)溫，℃。MOSFET內(nèi)部的實(shí)際結(jié)溫由器件的等效熱阻 Rth，i（℃/W）、器件的能耗功率 Qd（W）、耗散功率、環(huán)境溫度在最高水平下的平均值Tamb，max（℃）共同決定，即

芯片等結(jié)構(gòu)的等效熱阻值Rth，i取決于其熱導(dǎo)率、尺寸以及邊界條件，即

式中：Ki為單層熱導(dǎo)率，W/（m·K）；li為單層長度，m；wi為單層寬度，m；ti為單層厚度，m。

1.1.2 黏結(jié)層疲勞失效

黏結(jié)層疲勞是指器件的芯片在溫度循環(huán)的作用下受到封裝與鍵合引線的熱應(yīng)力，導(dǎo)致芯片與黏結(jié)層之間產(chǎn)生裂紋并最終剝離。當(dāng)黏結(jié)層疲勞失效后，黏結(jié)層與芯片的剝離將導(dǎo)致MOSFET導(dǎo)電、導(dǎo)熱通道受損，MOSFET表現(xiàn)為高阻或開路狀態(tài)。

MOSFET的外殼、黏結(jié)層、芯片等由于材料的不同導(dǎo)致其在使用過程中溫度也存在差異，其中芯片及基板之間的熱膨脹系數(shù)相差較大，在熱應(yīng)力的作用下兩者間的黏結(jié)層更易發(fā)生疲勞失效。芯片及黏結(jié)層之間的界面應(yīng)力符合 Bolger方程，結(jié)合Coffin-Manson方程，預(yù)測黏結(jié)層疲勞失效之前的工作的次數(shù)［29］為

式中：Δγp，att為芯片粘結(jié)層發(fā)生塑性應(yīng)變的上下限；ccf為疲勞韌性指數(shù)；εcf為疲勞延展性系數(shù)；Nf達(dá)到失效閾值時(shí)的次數(shù)。

1.1.3 鍵合引線斷裂失效

鍵合引線斷裂是指器件的鍵合引線在溫度循環(huán)的熱應(yīng)力下反復(fù)壓縮拉伸，導(dǎo)致其金屬疲勞最后斷裂。鍵合引線斷裂后MOSFET表現(xiàn)為高阻或開路的形式。

由于鍵合互聯(lián)的引線及其連接部分的熱膨脹系數(shù)不同，鍵合引線在溫度循環(huán)下易發(fā)生疲勞失效。在溫度循環(huán)下，引線的伸縮與穩(wěn)態(tài)溫度無關(guān)［15］，設(shè)其溫度變化幅值為ΔT（℃）、引線長度為2L（m）、引線寬度為2D（m），鍵合互連引線在熱膨脹作用下引起的彎曲應(yīng)力可以通過模型描述為引線縱橫比的函數(shù)，其根部應(yīng)力可表示為

式中：ΔT為工作期間的溫度循環(huán)變化；Ewr為引線彈性模量，Pa；αwr為引線的熱膨脹系數(shù)，℃；αsub為襯底的熱膨脹系數(shù)，℃-1。則器件的估計(jì)工作壽命［30］為

1.1.4 塑料封裝外殼失效

塑料封裝外殼失效是指由于封裝材料的吸濕性，導(dǎo)致材料膨脹變形及水分蒸發(fā)后蒸汽壓力導(dǎo)致的塑封材料與芯片的分層效應(yīng)，最終導(dǎo)致鍵合引線的斷裂。塑料封裝外殼失效后MOSFET表現(xiàn)為開路特性。

電子器件封裝中最常用的塑料材料為環(huán)氧樹脂，其具有易于吸濕的特點(diǎn)［31］，而器件中其他材料的吸濕能力各不相同。當(dāng)器件工作于濕熱環(huán)境下時(shí)不同材料之間將產(chǎn)生不同的熱應(yīng)力與膨脹應(yīng)力，同時(shí)材料吸收的濕氣在高溫下的蒸發(fā)形成壓強(qiáng)引起裂紋。溫度升高到Telev使最大彎曲應(yīng)力σmax，mc超過破裂應(yīng)力閾值時(shí)，就會(huì)產(chǎn)生裂紋，其數(shù)學(xué)表達(dá)式為

芯片焊區(qū)長邊的中心最先達(dá)到最大值，即

式中：σcrit，mc為臨界應(yīng)力，是固化時(shí)的最大彎曲應(yīng)力，Pa；Kf為應(yīng)力強(qiáng)度因子（正方形焊區(qū)Kf=0.05）；adie為芯片的寬度，m；tmc為包封塑料的厚度，m；Pc為封裝內(nèi)的蒸汽壓，Pa；Psat，elev為高溫下的飽和壓強(qiáng)，Pa；RHsat為溫度沖擊前環(huán)境的相對(duì)濕度。

1.1.5 失效模式之間的相互影響

作為連接器件芯片與基板的黏結(jié)層，其良好的導(dǎo)熱性不僅能幫助芯片散熱，同時(shí)還能吸收芯片和引線框架之間的熱失配而產(chǎn)生的機(jī)械應(yīng)力［15］，黏結(jié)層的裂紋、空洞等必然會(huì)導(dǎo)致芯片的熱失效以及熱退化現(xiàn)象等問題，而芯片溫度的升高將進(jìn)一步加劇黏結(jié)層的疲勞失效；塑料封裝外殼包封整個(gè)器件，當(dāng)其受到蒸汽應(yīng)力、熱應(yīng)力等產(chǎn)生裂紋時(shí)，器件的鍵合引線以及芯片同樣會(huì)受到應(yīng)力的作用而導(dǎo)致裂紋的產(chǎn)生，芯片裂紋導(dǎo)致其溫度上升進(jìn)而影響塑封外殼受到的熱應(yīng)力與膨脹應(yīng)力等，加劇塑封外殼的失效。

1.2 參數(shù)漂移失效模式

參數(shù)漂移包括閾值電壓漂移、漏電流漂移溝道電阻漂移、跨導(dǎo)下降以及柵擊穿等，是功率MOSFET在正常使用過程中最為常見的失效模式。MOSFET的參數(shù)漂移是失效機(jī)理微觀變化下的宏觀表現(xiàn)，每種失效模式可能對(duì)應(yīng)多種失效機(jī)理，最重要的3種失效機(jī)理分別為：熱載流子失效HCI、柵氧化層經(jīng)時(shí)擊穿TDDB以及負(fù)偏壓不穩(wěn)定性NBTI，其中熱載流子失效是目前為止研究的最多的一種失效機(jī)理［2］。負(fù)偏壓不穩(wěn)定性主要發(fā)生在P-MOSFET中［23-24］，不再贅述。參數(shù)漂移失效模式與失效機(jī)理之間的具體關(guān)系［33］如表2所示。

1.2.1 MOSFET熱載流子的失效機(jī)理

在強(qiáng)場作用下，MOSFET中的熱載流子呈現(xiàn)出被“加熱”的狀態(tài)，其平均動(dòng)能遠(yuǎn)遠(yuǎn)超過熱平衡狀態(tài)下的載流子，因而被稱為熱載流子［34］。

表2 功率MOSFET典型參數(shù)漂移失效模式及其主要失效機(jī)理Tab.2 Typical power MOSFET parameter drift failure modes and their main failure mechanism

載流子通過溝道方向的強(qiáng)電場加速獲得能量，在碰撞過程中產(chǎn)生空穴電子對(duì)，空穴在較高柵電壓和縱向電場作用下進(jìn)入襯底，形成襯底電流Isub；電子在縱向電場作用下翻過界面勢(shì)壘進(jìn)入柵氧化層，其中一部分直接穿越氧化層形成柵電流Ig，另一部分在Si-SiO2交界面產(chǎn)生界面態(tài)或被柵氧化層陷阱電荷俘獲，嚴(yán)重影響了MOSFET的工作性能［35］，引起閾值電壓（Vth）、跨導(dǎo)（Gm）、漏電流等器件電參數(shù)退化，從而縮短器件及電路的正常工作壽命。

1.2.2 MOSFET超薄柵氧化層經(jīng)時(shí)擊穿的失效機(jī)理

柵介質(zhì)膜擊穿現(xiàn)象可分為兩大類：高電應(yīng)力引起的本征擊穿和與時(shí)間相關(guān)的擊穿效應(yīng)。當(dāng)電場電壓過高時(shí)，氧化膜產(chǎn)生瞬時(shí)擊穿；而電壓低于臨界擊穿電場時(shí)，氧化層在電場作用下也將產(chǎn)生陷阱，經(jīng)過一段時(shí)間后也會(huì)發(fā)生退化作用的擊穿現(xiàn)象，這一現(xiàn)象會(huì)引起功率MOSFET電學(xué)參數(shù)不穩(wěn)定，如閾值電壓漂移、跨導(dǎo)下降等［37］。

由于MOSFET器件尺寸的縮小，柵氧化層也隨之變薄，MOSFET中Si-SiO2勢(shì)壘高度會(huì)隨著柵氧化層厚度的減小明顯降低［21］。在薄柵氧化層中陷阱的作用下，電子更容易穿過柵氧化層到達(dá)柵電極，缺陷周圍易形成導(dǎo)電通道從而減少柵氧化層中的聚能。因此，相同電場（低于臨界擊穿電場）的情況下，超薄柵介質(zhì)的壽命要比厚柵的長［21］。引入少量雜質(zhì)或?qū)艠O端介質(zhì)層厚度進(jìn)行優(yōu)化可以使器件壽命大大提高［36］。

1.2.3 負(fù)偏壓不穩(wěn)定性的失效機(jī)理

負(fù)偏壓不穩(wěn)定性NBTI的失效機(jī)理通常由反應(yīng)擴(kuò)散R-D（reaction-diffusion）理論來解釋［24］，其過程分為反應(yīng)控制階段、平衡階段、擴(kuò)散控制階段3個(gè)階段［24］。當(dāng)對(duì)p-MOSFET施加NBTI應(yīng)力時(shí)，在界面處將發(fā)生應(yīng)力觸發(fā)的由空穴、界面和氧化層內(nèi)與氫相連的缺陷（指Si-H鍵）參與的可逆電化學(xué)反應(yīng)過程，以及因反應(yīng)生成的氫物質(zhì)的擴(kuò)散過程，此反應(yīng)和擴(kuò)散的過程將導(dǎo)致界面陷阱的產(chǎn)生，從而造成器件的負(fù)偏壓不穩(wěn)定性退化。

2 MOSFET的壽命模型

目前，MOSFET的壽命預(yù)測模型大多數(shù)建立在失效機(jī)理的基礎(chǔ)上。選取失效機(jī)理導(dǎo)致的某一種變化量作為敏感參數(shù)，以敏感參數(shù)的變化值是否達(dá)到失效標(biāo)準(zhǔn)值來進(jìn)行MOSFET的壽命預(yù)測，而缺少對(duì)不同失效模式下對(duì)應(yīng)壽命預(yù)測模型的歸納整理。本文相結(jié)合前述MOSFET失效模式，給出了每種失效模式與目前已有的壽命模型/失效判據(jù)之間的對(duì)應(yīng)關(guān)系，如表3所示。

表3 失效模式與壽命模型/失效判據(jù)之間的對(duì)應(yīng)關(guān)系Tab.3 Corresponding relationship between failure Modes and life model/fail criterion

對(duì)于封裝結(jié)構(gòu)失效模式，器件的失效發(fā)生為多次功率循環(huán)后器件關(guān)鍵部位的瞬間擊穿、斷裂以及脫落，通常以溫度、應(yīng)力、循環(huán)次數(shù)達(dá)到臨界值作為失效判據(jù)，以ANSYS仿真及實(shí)測驗(yàn)證其失效判據(jù)有效可行性的方法；對(duì)于參數(shù)漂移失效，器件的壽命預(yù)測模型一般以參數(shù)的退化量達(dá)到失效標(biāo)準(zhǔn)值作為判斷依據(jù)，通常以多組加速老化實(shí)驗(yàn)得到壽命預(yù)測模型中的關(guān)鍵參數(shù)，通過加速老化實(shí)驗(yàn)進(jìn)一步驗(yàn)證其有效可行性。但不同的功率MOSFET封裝結(jié)構(gòu)失效模式的壽命預(yù)測模型不同，盡管不同的封裝模式失效之間會(huì)產(chǎn)生一定的影響，但沒有全面描述元器件失效的壽命模型。為考慮封裝失效模式之間的相互影響，研究者通常在ANSYS仿真對(duì)主要的失效模式進(jìn)行系統(tǒng)建模，而并非對(duì)單一失效模式進(jìn)行單獨(dú)研究。

2.1 封裝失效模式的壽命模型

不同于參數(shù)漂移失效，封裝結(jié)構(gòu)失效的判定依據(jù)不再以退化過程中的敏感參數(shù)偏移度達(dá)到標(biāo)準(zhǔn)值作為衡量，封裝結(jié)構(gòu)失效在于多次循環(huán)累計(jì)后器件某一部分的突然擊穿、斷裂或折斷。

2.1.1 芯片熱擊穿失效模式的壽命模型

利用熱傳導(dǎo)模型一維傅里葉方程來表示材料之間的熱傳遞，即

式中：q為熱流密度，W/m2；k為熱導(dǎo)率，W/（m·K），不同材料的熱導(dǎo)率查手冊(cè)；A為垂直于熱流方向的截面面積，m2；為熱流方向上的溫度梯度，K/m3。

器件與外表面的空氣對(duì)流交換，由牛頓冷卻定律得到：q=-kAΔT。式中：h為熱對(duì)流系數(shù)，W/（m2·℃）；A為換熱面積，m2；ΔT為固體表面和流體的溫度差，℃。材料與材料之間、器件與空氣之間熱傳遞的過程中遇到的熱阻定義為材料兩端溫度差與通過的耗散功率之比，即。

確定功率MOSFET的幾何形狀、熱導(dǎo)率和熱邊界條件等。將上述求得的參數(shù)帶入上述熱芯片擊穿式（1）中，求出實(shí)際結(jié)溫，通過比較即可判斷器件是否發(fā)生了熱擊穿。

2.1.2 黏結(jié)層疲勞失效模式的壽命模型

疲勞模型可分為5種：以塑性形變?yōu)榛A(chǔ)、以蠕變行為為基礎(chǔ)、以能量為基礎(chǔ)、以應(yīng)力為基礎(chǔ)和以損壞為基礎(chǔ)，其中以塑性形變?yōu)榛A(chǔ)的疲勞模型最為常見［9-11］，其模型為Coffin-Manson方程［12-13］，即

式中：Δε、Δεe和Δεp分別為總應(yīng)變范圍、彈性應(yīng)變范圍和塑性應(yīng)變范圍；Nf為總的循環(huán)次數(shù)；εf為疲勞延性系數(shù)，一般為0.325；E為楊氏模量；σf為疲勞強(qiáng)度系數(shù)；b為通過試驗(yàn)確定的材料參數(shù)；c為疲勞延性指數(shù)，一般為–0.5～–0.7。

Engelmaier［38］修正了Coffin-Manson的疲勞模型，引入頻率與溫度對(duì)循環(huán)次數(shù)的影響，其修改后的塑性部分關(guān)系式為

式中：c為疲勞延性指數(shù)，c=-0.442-6×10-4Ts+ 0.017 41n（1+f）,f為循環(huán)頻率；Δγ為加載循環(huán)中總的剪切應(yīng)變范圍；Ts為平均的循環(huán)溫度。

2.1.3 鍵合引線斷裂失效模式的壽命模型

主要分析鍵合引線斷裂的萌生與發(fā)展階段。復(fù)合型裂紋開裂角以及開裂載荷依據(jù)基于以下兩個(gè)前提［39］：①周向正應(yīng)力最大的方向是初始裂紋擴(kuò)展方向；②應(yīng)力強(qiáng)度因子KIC達(dá)到臨界值，即

式中：KIC為料斷裂韌性，Pa·m1/2；σθ為極坐標(biāo)系中的周向正應(yīng)力，Pa；r為裂紋位移，m。在復(fù)合型裂紋尖端附近的應(yīng)力分別為

式中：KI為I型裂紋的應(yīng)力強(qiáng)度因子，Pa·m1/2；KII為II型裂紋的應(yīng)力強(qiáng)度因子，Pa·m1/2；σr為極坐標(biāo)系中的正應(yīng)力，Pa；τrθ為極坐標(biāo)系中的剪應(yīng)力，Pa。

在r=0處，各方向的正應(yīng)力都趨向正無窮，無法比較其大小，不能確定裂紋擴(kuò)展方向。文獻(xiàn)［15］對(duì)距離裂紋尖端奇異點(diǎn)半徑為r0（可認(rèn)為r0無限?。┑膱A環(huán)位置進(jìn)行研究，計(jì)算該位置各節(jié)點(diǎn)的應(yīng)力和角度的極值，即

將式（16）代入到式（15）中可得：KIsin θ+KⅡ·（3cos θ-1）=0。裂紋擴(kuò)展的臨界應(yīng)力強(qiáng)度因子KI和KⅡ分別確定為

開裂角表示為

2.1.4 針對(duì)塑料封裝外殼失效模式的壽命模型

考慮熱應(yīng)力、膨脹應(yīng)力、蒸汽應(yīng)力這3種應(yīng)力對(duì)塑料封裝外殼的作用。濕氣主要由擴(kuò)散機(jī)制進(jìn)入器件的，遵循 Fick第二定律，對(duì)于同種材料，濕氣的擴(kuò)散方程［40］為

由于聚合物材料具有親水性，不同材料吸收的濕氣不同導(dǎo)致產(chǎn)生了不同程度的膨脹變形［31］，溫度較高時(shí)，材料吸收的濕氣將蒸發(fā)產(chǎn)生蒸汽壓力。文獻(xiàn)［41］將這種應(yīng)力采用熱應(yīng)力的方式進(jìn)行了等效，得到綜合器件在濕熱環(huán)境下的等效熱膨脹系數(shù)為

式中：αhygro為濕氣引起的膨脹應(yīng)變等效熱應(yīng)變；αvapor為蒸汽壓力引起的等效熱膨脹系數(shù)變；。再結(jié)合濕氣擴(kuò)散系數(shù)D、楊氏模量E、飽和濕度Csat、泊松比γ、熱膨脹系數(shù)CTE、濕膨脹系數(shù)CME等基本參數(shù)以及穩(wěn)態(tài)溫度時(shí)的飽和蒸汽壓P進(jìn)行相應(yīng)的等效熱膨脹系數(shù)計(jì)算。通過熱膨脹系數(shù)得到器件在濕熱環(huán)境下的等效熱應(yīng)力，并利用式（6）判斷其是否失效。

2.1.5 封裝失效模式的壽命預(yù)測模型

利用ANSYS對(duì)引線框架、焊料層、芯片等進(jìn)行網(wǎng)格劃分成為有限單元，根據(jù)傳熱方式，給定黏結(jié)層中的空洞分布以芯片為唯一熱源對(duì)器件進(jìn)行建模分析，得到各個(gè)部分的溫度分布；根據(jù)溫度分布求取黏結(jié)層、鍵合引線等受到的熱應(yīng)力以及塑料外殼受到的膨脹應(yīng)力、熱應(yīng)力等，建立整個(gè)器件的電-熱、熱-結(jié)構(gòu)的模型，最終根據(jù)失效判據(jù)判斷器件在實(shí)驗(yàn)條件下最先發(fā)生的失效模式，從而進(jìn)行器件的壽命預(yù)測。

2.2 熱載流子的壽命模型

隨著MOSFET尺寸的不斷減小，電源電壓因電源兼容性的問題不可能完全采用恒場率CE等比例縮小，在橫向和縱向電場大大加強(qiáng)的情況下，溝道熱載流子注入與高壓偏置的問題率顯著上升［16］。器件漏極電流Ids、跨導(dǎo)gm、閾值電壓Vth是對(duì)熱載流子效應(yīng)敏感的主要電參數(shù)，受界面態(tài)的影響較為明顯。因此熱載流子壽命定義為這3個(gè)參數(shù)的退化量ΔIds/Ids0、Δgm/gm0、ΔVth在電應(yīng)力下達(dá)到一定退化量的時(shí)間，其中Ids0、gm0為受應(yīng)力前器件漏電流和跨導(dǎo)。

2.2.1 襯底電流模型

熱載流子退化的本質(zhì)是器件內(nèi)部高電場產(chǎn)生的碰撞電離，而最易于測量并監(jiān)測的參數(shù)為碰撞電離所產(chǎn)生的襯底電流Isub。為了避免Isub包含不易測量的微觀物理量，根據(jù)雪崩電離理論，得飽和區(qū)的襯底電流模型I-V形式［42-43］為

式中：A和B為電離常數(shù)，其中，表面:Ai=2.45×106（cm-1），Bi=1.92×106（cm-1）；體內(nèi)Ai=0.703×106（cm-1），Bi=1.23×106（cm-1）；Vdsat為漏極電流Ids飽和時(shí)的漏源電壓；LC為有效導(dǎo)電長度。

2.2.2 閾值電壓、漏電流漂移以及跨導(dǎo)下降的壽命模型

1）靜態(tài)模型

以ΔD表示熱載流子退化過程中的敏感參數(shù)（ΔIds/Ids0、Δgm/gm0、ΔVth）。選取不同的ΔD，即漏電流漂移ΔIds/Ids0、跨導(dǎo)下降Δgm/gm0、閾值電壓漂移ΔVth，則可得參數(shù)漂移失效模式下的壽命模型。因與所受電應(yīng)力時(shí)間t呈冪函數(shù)關(guān)系，則MOFSET熱載流子退化模型［47］為

進(jìn)而得出用于推算器件退化達(dá)到一定程度ΔDf所需的時(shí)間，即器件的壽命［48］為

式中：H、m、n為與材料、工藝相關(guān)的因子。熱載流子退化對(duì)其值極為敏感，這3個(gè)參數(shù)的準(zhǔn)確提取十分重要［50］。令式（21）中的ηe=1，小尺寸器件中，由于很強(qiáng)的溝道橫向電場可能使溝道載流子速度飽和，從而在溝道尚未“夾斷”時(shí)，漏極電流就已飽和。因此Vdsat不再等于長溝道情況下的Vgs-Vth，而應(yīng)重新計(jì)量，公式為

式中：Ecrit為溝道載流子速度飽和臨界電場強(qiáng)度；L為溝道長度。根據(jù)經(jīng)驗(yàn)公式［49］以及最小二乘法推導(dǎo)得到臨界電場強(qiáng)度Ecrit、襯底電流模型中有效導(dǎo)電長度LC的值。實(shí)驗(yàn)中以較易直接測量的漏電流漂移△Ids/Ids0作為退化表征量，進(jìn)行參數(shù)的求取，即

選取閾值電壓漂移△Vth、跨導(dǎo)下降△gm/gm作為退化參數(shù)，以相同的方法同樣可以求取兩種失效模式下的壽命模型參數(shù)。定義器件壽命為其參數(shù)Vth、gm、Ids的退化達(dá)到某一失效標(biāo)準(zhǔn)（如△Vth=10 mV，△gm/gm=10%、△Ids/Ids=10%）時(shí)所施加的應(yīng)力時(shí)間。將相關(guān)標(biāo)準(zhǔn)代入式（10）即可預(yù)測出這3種失效模式下的MOSFET壽命。

2）動(dòng)態(tài)應(yīng)力模型

通常情況下，使用直流或靜態(tài)應(yīng)力模型方程式（10）用來描述MOSFET的熱載流子特性［51-53］。然而在電路中，MOSFET經(jīng)受的通常是瞬態(tài)柵電壓和漏電壓應(yīng)力，則n-MOSFET的交流應(yīng)力壽命為

式中，T為應(yīng)力周期。將其中H、m和n看作是與偏壓有關(guān)的函數(shù)［54-55］，則有

式中：Vgd為柵漏電壓；Hgd、mgd和ngd分別為H、m和n對(duì)柵漏電壓的靈敏度。

分別將漏電流漂移△Ids/Ids0、跨導(dǎo)下降△gm/gm0、閾值電壓漂移△Vth作為敏感參數(shù)△D，利用靜態(tài)模型中的方法求出參數(shù)H、m、n，即可得到針對(duì)于漏電流漂移△Ids/Ids0、跨導(dǎo)下降△gm/gm0、閾值電壓漂移△Vth的MOSFET動(dòng)態(tài)應(yīng)力壽命模型。

2.3 柵氧化層的壽命模型

針對(duì)柵氧化層的壽命模型基于柵氧化層經(jīng)時(shí)擊穿的失效機(jī)理之上，目前大都根據(jù)器件受電應(yīng)力后的電場加速情況，從數(shù)值上預(yù)計(jì)超薄柵氧化層的可靠性。它主要分為以下3種模型。

2.3.1 1/E模型

1/E模型又被稱為空穴擊穿模型（hole induced breakdown model）［56-57］。電子在穿越氧化層時(shí)，由于高電場的作用會(huì)與晶格碰撞，碰撞散射釋放的能量一部分將導(dǎo)致氧化層產(chǎn)生陷阱；另一部分激發(fā)了陽極價(jià)電子使其進(jìn)入導(dǎo)帶進(jìn)而生成電子-空穴對(duì)，生成的空穴受其遷移率的影響易被陷阱捕獲形成的導(dǎo)電通道［58］，從而使氧化層被擊穿。這種模型對(duì)于高應(yīng)力電場與實(shí)驗(yàn)數(shù)據(jù)擬合得較好。

1/E模型的表達(dá)式為

式中：t50為平均擊穿時(shí)間；β為比例常數(shù)；G為比例常數(shù)；Eox為加在柵氧化層上的電場強(qiáng)度；Ea為熱激活能；k為玻爾茲曼常數(shù)；T為絕對(duì)溫度。由式（30）可以看出，出平均擊穿時(shí)間的對(duì)數(shù)與柵氧化層上的外加電場E的倒數(shù)成線性關(guān)系，這也就是這個(gè)空穴擊穿模型成為1/E模型的原因。

在一定的電場應(yīng)力下氧化層TDDB壽命直接與應(yīng)力電場的倒數(shù)有關(guān)，則1/E模型也可表示為

式中：tbd為TDDB壽命，s；τ0為本征擊穿時(shí)間，s；G為模型參數(shù)，1×106V/cm;Eox為氧化層電場，1×106V/cm。

對(duì)方程取自然對(duì)數(shù)得

1n tbd對(duì)1/Eox關(guān)系為一條直線，其斜率及Y軸的截距可求得此時(shí)的G和τ0。

2.3.2 E模型

E模型是基于Ering化學(xué)反應(yīng)的熱化學(xué)擊穿，也可以視為線性電場擊穿模型，因?yàn)閾舸r(shí)間的對(duì)數(shù)直接比例于氧化層電場，對(duì)較低應(yīng)力電場與實(shí)驗(yàn)數(shù)據(jù)擬合得比較好［59］。假設(shè)氧化層老化和擊穿是一個(gè)熱動(dòng)力學(xué)過程可能由處于熱應(yīng)力和外加電場下的偶極子相互作用破壞了Si-O鍵而產(chǎn)生擊穿。模型表達(dá)式為

式中：A為比例常數(shù)；γ為電場加速參數(shù)（field acceleration parameter）。參數(shù)求取方法與1/E模型中類似。

2.3.3 1/E與E的統(tǒng)一模型

目前現(xiàn)代的集成電路IC（integrated circuit）電場工作于低電場（＜10 MV/cm）下，為解決上述兩種壽命模型在低電場下的不適用性，Hu Chenming提出了一種解決方案，將1/E模型和E模型的優(yōu)缺點(diǎn)統(tǒng)一，模型中令tbd為統(tǒng)一模型的擊穿時(shí)間，tbdl和tbd2分別為E模型和1/E模型的擊穿時(shí)間，則

從模型中可以看出，當(dāng)電場足夠高時(shí)，占主導(dǎo)地位的是空穴產(chǎn)生和俘獲機(jī)制；當(dāng)電場電壓低于隧穿電流的閾值時(shí)，以熱化學(xué)機(jī)制作為主要機(jī)制。該模型能在膜厚大于5 nm的情況下與實(shí)驗(yàn)結(jié)果吻合很好，但當(dāng)氧化層更薄時(shí)模型則需要進(jìn)一步修正。

2.4 基于負(fù)偏壓不穩(wěn)定性的壽命模型

由于負(fù)偏壓不穩(wěn)定性發(fā)生于P-MOSFET中，不做贅述。基于反應(yīng)擴(kuò)散R-D過程，關(guān)于界面陷阱的產(chǎn)生可描述［24］為

式中：Nit為界面陷阱密度；N0為Si—H鍵濃度；P為空穴濃度；NH為氫物質(zhì)（H原子）的濃度；kf為正向反應(yīng)速率；kr為反向反應(yīng)速率；DH為氫物質(zhì)的擴(kuò)散系數(shù)。

根據(jù)R-D理論及式（1）～式（3），可得NBTI導(dǎo)致的針對(duì)于閾值電壓Vth的壽命模型［24］為

式中：A0為常量；Cox為柵氧化層電容，tox為柵氧化層厚度；A和B為對(duì)電場相關(guān)項(xiàng)的擬合系數(shù)，D0為擴(kuò)散系數(shù)；n為冪指數(shù)。根據(jù)實(shí)測數(shù)據(jù)代入進(jìn)行最小二乘擬合，最終得到完整的壽命模型。

2.5 經(jīng)典應(yīng)力壽命模型

該壽命預(yù)測方法不針對(duì)于某種特定的失效機(jī)理。首先對(duì)器件性能退化參數(shù)進(jìn)行數(shù)據(jù)預(yù)處理，確定功率MOSFET在退化過程中的敏感參數(shù)為閾值電壓Vth、溝道電阻Ron等，考慮參數(shù)退化量隨應(yīng)力時(shí)間呈冪指數(shù)變化、電子元器件正常工作的過程中承受不同的溫度應(yīng)力、電應(yīng)力等。綜合元器件退化效應(yīng)的主要應(yīng)力模型為溫度應(yīng)力模型、電應(yīng)力模型和時(shí)間模型。根據(jù)這3種應(yīng)力模型得出綜合應(yīng)力模型對(duì)MOSFET進(jìn)行壽命預(yù)測。

2.5.1 經(jīng)典應(yīng)力模型

（1）阿倫尼烏斯模型。由大量實(shí)驗(yàn)總結(jié)出的化學(xué)反應(yīng)速率與溫度之間的冪指數(shù)關(guān)系為

式中：D為電子元器件的某敏感特性參數(shù)；V（t）為T溫度條件下的退化速率；A為與退化速率無關(guān)的常數(shù)；E為退化過程的激活能。

（2）艾林模型。逆冪率模型適用于描述器件退化速率與電應(yīng)力逆冪關(guān)系的模型，當(dāng)溫度與電應(yīng)力分別占主導(dǎo)位置時(shí)，與應(yīng)力有關(guān)的函數(shù)取不同的函數(shù)。而艾林模型同時(shí)考慮了溫度應(yīng)力和電應(yīng)力對(duì)電子元器件退化特性的影響，即

式中：ξ為電子元器件性能退化速率；S為電子元器件所受到的環(huán)境影響因子；C、a、n為待定系數(shù)。

（3）power-law模型。一種由大量數(shù)據(jù)總結(jié)的適用于描述功率電子元器件的敏感參數(shù)退化的模型，即

式中：ΔP為敏感參數(shù)的變化值；t為加速退化試驗(yàn)進(jìn)行的時(shí)間；n為受到溫度和電應(yīng)力影響的系數(shù)。

2.5.2 閾值電壓和溝道電阻與溫度的函數(shù)關(guān)系

剩余壽命（remaining useful life）預(yù)測是電子元器件可靠性研究的重點(diǎn)。根據(jù)文獻(xiàn)［60］，閾值電壓Vth與溫度T的變化率可表示為

式中：NA為溝道摻雜濃度；Eg（T=0）為T=0條件下電場強(qiáng)度；φf為溝道電勢(shì)；ε0、εr、q及C為常數(shù)。式（42）可簡化為

文獻(xiàn)［61］指出，溝道電阻受載流子遷移率及摻雜濃度的影響，即

式中：T0為室溫，300 K；Rds（T0）為室溫條件下溝道電阻；α為線性因子。

2.5.3 閾值電壓與溝道電阻的綜合應(yīng)力壽命模型

將第2.5.1節(jié)中的模型總結(jié)得到閾值電壓的綜合應(yīng)力模型為

兩邊取對(duì)數(shù)得

當(dāng)實(shí)驗(yàn)條件確定時(shí)，式中的Vgs、Id、T等為定值。由經(jīng)驗(yàn)可得，power-law時(shí)間系數(shù)與器件工作的溫度、電應(yīng)力與常溫和最大額定電壓Vgsmax電流Idmax比相關(guān)，Vgsmax、Idmax可通過查閱手冊(cè)得到。因此有

根據(jù)IEC 62373-2006標(biāo)準(zhǔn)中將變化量為10%設(shè)為失效判據(jù)。再結(jié)合式（45），即可預(yù)測出該型號(hào)MOSFET的壽命。

同理，溝道電阻的綜合應(yīng)力模型為

求出在溝道電阻達(dá)到失效判據(jù)的情況下MOSFET的壽命值，比較兩者的壽命值，分析哪種敏感參數(shù)首先達(dá)到失效標(biāo)準(zhǔn)，取較早達(dá)到失效標(biāo)準(zhǔn)參數(shù)求得的壽命作為MOSFET的預(yù)測壽命。

3 壽命模型的應(yīng)用

在低電壓汽車系統(tǒng)、汽車防抱死制動(dòng)系統(tǒng)ABS（anti-lock braking syste）中通常應(yīng)用Coffin-Manson公式及其改進(jìn)壽命公式對(duì)系統(tǒng)中的MOSFET進(jìn)行壽命預(yù)測［19，62］，文獻(xiàn)［62］以導(dǎo)通電阻20%的漂移作為MOSFET的失效標(biāo)準(zhǔn)，利用Coffin-Manson公式得到熱應(yīng)變測量、溫度變化測量、溫度變化計(jì)算的3個(gè)模型，對(duì)比分析得到預(yù)測汽車系統(tǒng)中MOSFET的壽命預(yù)測方法；英飛凌（Infineon）公司在產(chǎn)品大規(guī)模推廣市場前，在ANSYS中建立其產(chǎn)品的結(jié)構(gòu)模型并利用封裝結(jié)構(gòu)失效判據(jù)對(duì)產(chǎn)品壽命進(jìn)行預(yù)測［63］；文獻(xiàn)［64］將DC逆變器的壽命與n-MOSFET的壽命相聯(lián)系，基于熱載流子失效的壽命預(yù)測模型與CAS仿真進(jìn)行了對(duì)比分析得出，MOSFET中無8%的電流退化量時(shí)會(huì)造成1%的傳播延遲，為DC逆變器的壽命預(yù)測提供了參考依據(jù)。

4 結(jié)語

本文介紹了由老化造成的MOSFET兩種主要失效模式：結(jié)構(gòu)失效與漂移參數(shù)失效，同時(shí)給出了各種失效模式產(chǎn)生的原因。對(duì)已有的MOSFET壽命模型進(jìn)行了總結(jié)，得到各種失效模式與壽命模型/失效判據(jù)之間的對(duì)應(yīng)關(guān)系以及驗(yàn)證各類模型有效性的實(shí)驗(yàn)/仿真方法，并給出不同壽命模型的應(yīng)用場合。為預(yù)測各類工作條件下MOSFET的壽命提供了參考依據(jù)。

［1］馬曉軍,楊宗民,劉春光,等.電力電子器件的實(shí)時(shí)仿真［J］.電力系統(tǒng)自動(dòng)化,2013（18）:108-112.Ma Xiaojun,Yang Zongming,Liu Chunguang,et al.Realtime simulation of power electronic devices［J］.Automation of Electric Power Systems,2013（18）:108-112（in Chinese）.

［2］Duong T H，Berning D W，Hefner A R，et al.Long-term stability test system for high-voltage，high-frequency SiC power devices［C］.Proceedings of the 2007 IEEE Applied Power Electronics Conference,Anaheim，CA：IEEE，2007：1240-1246.

［3］?stling M，Koo S M，Lee S K，et al.SiC device technology for high voltage and RF power applications［C］.IEEE International Conference on Microelectronics,Yugoslavia：IEEE，2002 23（1）：31-39.

［4］Wolfgang E.Examples for failures in power electronics systems［OL］.in ECPE Tutorial on Reliability Power Electronic System,Nuremberg,Germany,2007.http://www.ecpe.org.

［5］Fuchs F W.Some diagnosis methods for voltage source inverters in variable speed drives with induction machines-A survey［C］.in Proc.IEEE Industrial Electronics Society Annu.Conf.,2003:1378–1385.

［6］Yang S,Bryant A T,Mawby P A,et al.An industry-based survey of reliability in power electronic converters［J］.IEEE Trans.Ind.Applicat.,2011,48（3）:1441-1451.

［7］Li Xiaojun,Qin Jin,Bernstein J B.Compact modeling of MOSFET wearout mechanisms for circuit-reliability simulation［J］.IEEE Transactions on device and material reliability,2008,8（1）:98-121.

［8］陳世杰.功率MOSFET退化建模及壽命預(yù)測方法研究［D］.哈爾濱:哈爾濱工業(yè)大學(xué)，2013.Chen Shijie.Research of degradation model and lifetime prognosis method for power MOSFET［D］.Harbin:Harbin Institute of Technology,2013（in Chinese）.

［9］Qi Haiyu,Zhang Qian,Tinsley E C,et al.High cycle cyclic torsion fatigue of PBGA Pb-free solder joints［J］.IEEE J Mag,2008,31（2）:309-314.

［10］George E,Das D,Osterman M,et al.Thermal cycling reliability of lead-free solders（SAC305 and Sn3.5Ag）for hightemperature applications［J］.IEEE Trans Device Mater Relat,2011,11（2）:328-338.

［11］劉培生,黃金鑫,陶玉娟,等.PBGA集成電路封裝導(dǎo)電膠的疲勞壽命研究［J］.電子元件與材料,2013,32（12）:64-67.Liu Peisheng,Huang Jinxin,Tao Yujuan,et al.Study on the fatigue life of conductive adhesive in PBGA integrated circuit package［J］.Electronic Components and Materials,2013, 32（12）:64-67（in Chinese）.

［12］Niu Ligang,Yang D,Zhao Mingjun.Study on thermo-mechanical reliability of embedded chip during thermal cycle loading［C］.International Conference on Electronic Packaging Technology&High Density Packaging,Beijing:IEEE,2009.

［13］Testa A,Caro S D,Panarello S,et al.Stress analysis and lifetime estimation on power MOSFETs for automotive ABS systems［C］.IEEE Power Electronics Specialists Conference（PESC）.Rhodes,2008:1169-1175.

［14］Kanert W,Pufall R,Wittler O,et al.Modelling of metal degradation in power devices under active cycling conditions［C］.12th Conference on Thermal,Mechanical and Multiphysics Simulation and Experiments in Microelectronics and Microsystems.Linz,2011:1-6.

［15］Fan X J.Moisture related reliability in electronic packaging［R］.Proceedings of Electronic Components and Technology Conference,2007:1-10.

［16］Benda V,Gowar J,Grant D A.Power semiconductor devices:theory and applications［M］.New York:John Wiley& Sons,1999.

［17］Lee P M,Ko P K,Hu C.Relating CMOS inverter lifetime to DC hot-carrier lifetime of NMOSFET's［J］.IEEE Electron device letters,1990,11（1）:39-41.

［18］Kurachi I,Hwang N,Forbes L.Physical model of drain conductance,gd,degradation of NMOSFET’s due to interface state generation by hot carrier injection［J］.IEEE Transactions on electron device,1994,41（6）:964-969.

［19］Russo S,Testa A,Caro S D,et al.Reliability assessment of power MOSFETs working in avalanche mode based on a thermal strain direct measurement approach［J］.IEEE Transactions on industry application,2016,52（2）:1688-1697.

［20］胡恒升.薄氧化硅可靠性及擊穿機(jī)理研究［D］.上海:中國科學(xué)院上海冶金研究所,2000:1-134.Hu Huansheng.Study on thin silicon oxide reliability and Breakdown Mechanism［D］.Shanghai:Shanghai Institute of Microsystem and Information Technology,2000:1-134（in Chinese）.

［21］馬曉華，郝躍，陳海峰，等.電壓應(yīng)力下超薄柵氧化層n-MOSFET的擊穿特性［J］.物理學(xué)報(bào),2006（55）：6198-6121.Ma Xiaohua,Hao Yue,Chen Haifeng,et al.The breakdown characteristics of ultra-thin gate oxide n-MOSFET under voltage stress［J］.Acta Physica Sinica,2006（55）：6198-6121（in Chinese）.

［22］廖翠萍.超薄柵氧化層的TDDB特性與壽命評(píng)估［D］.西安:西安電子科技大學(xué),2007.Liao Cuiping.TDDB characteristics and life assessment of ultra-thin gate oxide layer［D］.Xi’an:Xidian University, 2007（in Chinese）.

［23］Zhang Lin,Yi Maoxiang,Yuan Ye,et al.NBTI aging analysis and aging-tolerant design of p-type domino AND gatesp［C］.IEEE International Conference on Electronic Measurement&Instruments,2015:114-118.

［24］張?jiān)?卓青青,劉紅俠,等.功率MOSFET的負(fù)偏置溫度不穩(wěn)定性效應(yīng)中的平衡現(xiàn)象［J］.物理學(xué)報(bào),2013,62（16）:349-355.Zhang Yue,Zhuo Qingqing,Liu Hongxia,et al.Flat-roof of dynamic equilibrium phenomenon in static negative biase temperature instability effect on power metal-oxide-semiconductor field-effect transistor［J］.Acta Physica Sinica,2013, 62（16）:349-355（in Chinese）.

［25］Chen G,Li M F,Ang C H,et al.Dynamic NBTI of p-MOS transistors and its impact on MOSFET scaling［J］.IEEE Electron Device Letters,2002,23（12）:734-736.

［26］陳媛.電子元器件主要失效模式和機(jī)理介紹［OL］.Chen Yuan.Introduction of the main failure modes and mechanisms of electronic component［OL］.

［27］Pecht M,Ramappan V.Are components still the major problem:A review of electronic system and device field failure returns［J］.IEEE Transactions on Components,Hybrids,and Manufacturing Technology,1992,15（6）:1-5.

［28］陳穎,孫博,謝勁松,等.高可靠性元器件的使用環(huán)境、實(shí)驗(yàn)條件和失效機(jī)理 ［J］.電子產(chǎn)品可靠性與環(huán)境試驗(yàn), 2007,25（6）:23-30.Chen Ying,Sun Bo,Xie Jingsong,et al.Typical use environmental conditions,test conditions and failur e mechanisms of high reliability electronic components［J］.Electronic Product Reliability And Environmental Testing, 2007,25（6）:23-30（in Chinese）.

［29］Engelmaier W.Fatigue life of leadless chip carrier solder joints during power cycling［J］.Compon Hybrids Manuf Technol,2003,6（3）:232-237.

［30］Hu J,Pecht M,Dasgupta A.A probabilistic Approach for predicting Thermal fatigue life of wirebonding in microelectronics［J］.Journal of Electronic Packaging,1991,113（3）:275-285.

［31］別俊龍,孫學(xué)偉,曾松良.吸收濕氣對(duì)微電子塑料封裝影響的研究進(jìn)展［J］.力學(xué)進(jìn)展,2007,37（1）:35-47.Bie Junlong,Sun Xuewei,Zeng Songliang.Recent advances in the study of moisture absorption in plastic electronic packaging［J］.Advances in Mechanics,2007,37（1）:35-47（in Chinese）.

［33］王蘊(yùn)輝,于宗光，孫再吉.電子元器件可靠性設(shè)計(jì)［M］.北京：科學(xué)出版社,2007.

［34］郝躍,劉紅俠.微納米MOS器件可靠性與失效機(jī)理［M］.北京：科學(xué)出版社，2008:42-45.

［35］Hsu C,Tam S.Relationship between MOSFET degradation and hot—electron induced interface—state generation［J］.IEEE Electron Device Lett,1984,5（2）:50-52.

［36］胡恒升.薄氧化硅可靠性及擊穿機(jī)理研究［D］.上海:中國科學(xué)院上海冶金研究所,2000:1-134.Hu Huansheng.Study on thin silicon oxide reliability and Breakdown Mechanism［D］.Shanghai:Shanghai Institute of Microsystem and Information Technology,2000:1-134（in Chinese）.

［37］Kunhyuk K,Sang P,Kaushik R,et al.Estimation of Statistical variation in temporal nbti degradation and its impact on lifetime circuit performance［C］.IEEE International Conference on Computer Aided Design,2007:730-734.

［38］Engelmaier W.Fatigue life of leadless chip carrier solderjoints during power cycling［J］.Compon Hybrids Manuf Technol,2003,6（3）:232-237.

［39］Fan X J.Moisture related reliability in electronic packaging［R］.Proceedings of Electronic Components and Technology Conference,2007:1-10.

［40］劉玉嶺,檀柏梅,張楷亮.微電子工程-材料、工藝與測試［M］.北京:電子工業(yè)出版社,2004:149-185.

［41］李求洋.功率MOSFET可靠性建模的研究［D］.哈爾濱:哈爾濱工業(yè)大學(xué),2012.Li Qiuyang.Research on power MOSFET model for reliability analysis［D］.Harbin:Harbin Institute of Technology, 2012（in Chinese）.

［42］Mar J,Li S S,Yu S Y.Substrate current modeling for circuit simulation［J］.IEEE Trans.CAD,2006,1（4）:183-186.

［43］Chen T Y,Ko P K,Ho C.A simple method to characterize substrate current in MOSFET’s［J］.IEEE Electron Devices Lett,1985,5（12）:505-507.

［44］Sze S M.Physics of semiconductor devices［M］.NewYork :Wiley,1981.

［45］Heremans P,Den Boshch G V,Bellens R,et al.Temperature dependence of the channel hot-carrier degradation of nchannel MOSFET’s［J］.IEEE Trans Electron Devices,1990, 37（4）:980-993.

［46］陳勇.MOSFET熱載流子退化效應(yīng)的研究［D］.成都:電子科技大學(xué),2001:25-28.Chen Yong.Study of hot carrier degradation effects of MOSFET［D］.Chengdu:University of Electronic Science and Technology,2001:25-28（in Chinese）.

［47］Hu C,Tam S C,Hsu F C,et al.Hot-electron-induced MOSFET degradation-model,monitor,and improvement［J］.IEEE Trans.Electron Devices,1985,20（1）:295-305.

［48］Weber W,Werner C,Schwerin A.Lifetime and substrate currents in static and dynamic hot carrier degradation［J］.IEDM Tech.Dig.,1986:390-393.

［49］Chen Wenliang,Balasinski A,Ma T P et al.Lateral distribution of radiation-induced damage in MOSFET’s［J］.IEEE Trans.Nuclear science,1992,38（6）:1124-1129.

［50］楊漠華,于奇,王向展,等.MOSFET熱載流子退化/壽命模型參數(shù)提?。跩］.半導(dǎo)體學(xué)報(bào),2000,21（3）:268-273.Yang Mohua,Yu Qi,Wang Xiangzhan,et al.Model parameter extraction for MOSFETs hot carrier degradation/age［J］.Chinese Journal of Semiconductors,2000,21（3）:268-273（in Chinese）.

［51］Borx M,Weber W.Dynamic degradation in MOSEFT’s（part l）the physical effects［J］.IEEE Trans.Electron Devices,1991,38（8）:1852-1858.

［52］Doyle B,Bourcene M,Marchetaux J C,et al.Interface state creation and charge trapping in the medium-to-high gate voltage range（Vd/2≥Vg≥Vd）during hot-carrier stressing of n-MOS transistor［J］.IEEE Trans.Electron Devices,1990, 37（3）:744-754.

［53］Tsuchiya T,Okazaki Y,Miyaka M,et al.New hot-carrier degradation mode in lifetime prediction method in quartermicrometer PMOSFET［J］.IEEE Trans.Electron Devices, 1992,39（2）:404-408.

［54］Kuo M M,Seki K,Lee P M,et al.Simulation of MOSFET lifetime under AC hot-electron stress［J］.IEEE Trans.Electron Devices,1988,35（7）:1004-1011.

［55］Quader K N,Ko P K,Hu C,et al.Simulation of CMOS circuit degradation due to hot-carrier effects［C］.IEEE IRPS-92 Tech.Dig.,1992:16.

［56］Takayanagi M，Takagi S,Toyoshima Y.Gate voltage dependent model for TDDB lifetime prediction under direct tunneling regime［C］.Symposium on VLSI Technology Digest of Technical Papers,2001:99-100.

［57］Zhang Weidong,Zhang J F,Lalor M,et al.Two types of neutral electron traps generated in the gate silicon dioxide［J］.IEEE Transactions on Electron Devices,2002:49（11）:1868-1875.

［58］Duschl R,Vollertsen RP.Voltage acceleration of oxide breakdown in the sub-10 nm fowler-nordheim and direct tunneling［C］.2005 IRW Final Report,2005:44-48.

［59］McPherson J W,Baglee D A.Acceleration factor for thin gate oxide stressing［J］.IEEE International Reliability Physics Symposium,1985:1-4.

［60］孟慶巨,劉海波,孟慶輝.半導(dǎo)體器件物理［M］.北京：科學(xué)出版社,2005.

［61］陳星弼.功率 MOSFET與高壓集成電路［M］.南京：東南大學(xué)出版社,1990:31-33.

［62］Testa A,Caro S D,Panarello S,et al.Stress analysis and lifetime estimation on power MOSFETs for automotive ABS systems［C］.IEEE Power Electronics Specialists Conference（PESC）.Rhodes,2008:1169–1175.

［63］Kanert W,Pufall R,Wittler O,et al.Modelling of metal degradation in power devices under active cycling conditions［C］.12th Conference on Thermal,Mechanical and Multiphysics Simulation and Experiments in Microelectronics and Microsystems.Linz,2011:1-6.

［64］Lee P M,Ko P K,Hu Chenming.Relating CMOS inverter lifetime to DC hot-carrier lifetime of NMOSFET’s［C］.IEEE Electron Device Letters,1990,11（1）:39-41.

Review of MOSFET Lifetime Model

ZHA Xiaoming,LIU Yuexia,HUANG Meng,LIU Yi
（School of Electrical Engineering,Wuhan University,Wuhan 430072,China）

MOSFET is the cardinal device to achieve the basic function of power electronic converters,but its short lifetime is a major restriction to the reliability of power electronics system.Aging failures of MOSFET can be classified by package failure and parameter drift failure,the former is generated by the deterioration of defects resulted from the manufacturing and material under certain working conditions;the latter is its parameter drift derived from internal microscopic degradation in the usage.This paper summarizes the relevant research results of MOSFET lifetime model, classifies MOSFET failure modes,and establishes the corresponding MOSFET lifetime model of different failure modes, and further summarizes the failure criteria and experimental verification methods of each lifetime model.

MOSFET;lifetime model;package failure;parameter drift failure

查曉明

俞珊

查曉明（1967-），男，博士，教授，博士生導(dǎo)師，研究方向：電力電子與電力傳動(dòng)、電力系統(tǒng)及其自動(dòng)化，E-mail xmzha@ whu.edu.cn。

劉悅遐（1993-），女，通信作者，碩士研究生，研究方向：電力電子器件可靠性，E-mail:whliuyx@whu.edu.cn。

黃萌（1984-），男，博士，副教授，研究方向：電力電子變換器、非線性分析、新能源微網(wǎng)，E-mail:meng.huang@whu.edu.cn。

劉懿（1988-），男，博士研究生，研究方向：電力電子可靠性，E-mail:aaronlau@ whu.edu.cn。

10.13234/j.issn.2095-2805.2016.6.108

TM 407

A

2016-08-13

國家自然科學(xué)基金重點(diǎn)資助項(xiàng)目（51637007）；國家自然科學(xué)基金資助青年項(xiàng)目（51507118）

Project supported by the State Key Program of National Natural Science of China（51637007）;National Natural Science Foundation of China for Distinguished Young Scholars（51507118）