徐萬利，范 超，趙 豪，辛?xí)詫?/p>

（沈陽工業(yè)大學(xué) 信息科學(xué)與工程學(xué)院，遼寧 沈陽110870）

一種帶隙基準(zhǔn)電壓源設(shè)計(jì)與修調(diào)方法研究

徐萬利，范 超，趙 豪，辛?xí)詫?/p>

（沈陽工業(yè)大學(xué) 信息科學(xué)與工程學(xué)院，遼寧 沈陽110870）

傳統(tǒng)的帶隙基準(zhǔn)一般溫度系數(shù)在20～100 ppm/°C，無法滿足高精度的要求。本設(shè)計(jì)利用Cadence，Hspice等工具，對(duì)傳統(tǒng)基準(zhǔn)源電路進(jìn)行改進(jìn)，最終采用了放大器反饋方式的Brokaw結(jié)構(gòu)，通過修調(diào)電路修調(diào)之后可以獲得溫度系數(shù)在4.5 ppm/°C以下，在工業(yè)級(jí)溫度范圍內(nèi)誤差小于±0.1%的2.5 V高精度帶隙基準(zhǔn)電壓源。利用上海華虹NEC的BCD180工藝在Cadence下通過了仿真驗(yàn)證。并且研究了能夠滿足批量生產(chǎn)要求的基準(zhǔn)源溫度特性的修調(diào)方法。利用控制變量法分析影響基準(zhǔn)源溫度特性及精度的參數(shù)，找出了基本修調(diào)規(guī)律。

帶隙基準(zhǔn)源；溫度特性；高精度；修調(diào)

在模擬電路中，產(chǎn)生基準(zhǔn)源的目的是建立一個(gè)與電源和工藝無關(guān)，具有確定溫度特性的直流電壓，最理想的情況是與溫度無關(guān)，也就是是電路的溫漂為零[1]。

其中帶隙基準(zhǔn)電壓源應(yīng)用最為廣泛，因?yàn)閹痘鶞?zhǔn)的工藝條件很寬，精度高，而且輸出電壓受溫度和電源電壓影響小。因?yàn)槠浠鶞?zhǔn)電壓與硅的帶隙電壓相差不多，因此被稱為帶隙基準(zhǔn)，實(shí)際上利用的并不是帶隙電壓[2]。

1 傳統(tǒng)Brokaw電路

傳統(tǒng)的Brokaw帶隙基準(zhǔn)源把具有負(fù)溫度系數(shù)的晶體管偏置電壓VBE，與絕對(duì)溫度成正比例的電壓VT，通過適當(dāng)權(quán)加求和，達(dá)到溫度補(bǔ)償?shù)哪康腫3]。

如圖1所示，電源通過兩個(gè)相等的電阻Ra和Rb，給兩個(gè)基極相連的晶體管Q1和Q2的集電極供電。其中，放大器的作用是使兩個(gè)晶體管的集電極電流相等[4]。從而使兩個(gè)晶體管的發(fā)射極電流相等，從而得出流過電阻R2的電流是晶體管發(fā)射極電流的兩倍。那么電路的輸出電壓就是晶體管Q1的發(fā)射結(jié)電壓VBE和電阻R2兩端的電壓相加和。這樣就利用了電阻的正溫度特性來補(bǔ)償晶體管的負(fù)溫度特性，從而可以得到零溫度漂移的電壓基準(zhǔn)[5]。

圖1 Brokaw帶隙基準(zhǔn)電壓源

但是實(shí)際應(yīng)用過程中，傳統(tǒng)Brokaw帶隙基準(zhǔn)電壓源的工作效果并不理想。原因是流過電阻Ra和Rb的電流，即兩個(gè)晶體管集電極電流并不完全相等，并且輸出并不是精確的基準(zhǔn)電壓。

2 改進(jìn)的帶隙基準(zhǔn)電壓源電路

針對(duì)傳統(tǒng)Brokaw帶隙基準(zhǔn)電壓源電路中存在的問題，對(duì)電路做了一些改進(jìn)。

如圖2所示，增加了兩個(gè)晶體管Q0和Q1，促使流過電阻R1和R2的電流相等；在輸出端增加了電阻R6和R7，通過電壓按比例分配的原則，對(duì)原輸出電壓進(jìn)行增益擴(kuò)大[6]。不考慮Q3基極電流時(shí)，輸出電壓可以表示為：

其中N為晶體管Q2和Q3的發(fā)射結(jié)面積比。

圖2 改進(jìn)的Brokaw電路結(jié)構(gòu)

適當(dāng)調(diào)整電阻R6、R7的比值[7]，可使最終輸出電壓REFOUT為2.5 V。與傳統(tǒng)Brokaw電路結(jié)構(gòu)相比，改進(jìn)電路由具有足夠高增益運(yùn)放[8]所連接的PMOS管和晶體管Q1構(gòu)成了反饋回路，形成電流反饋。增加的PMOS管，柵極接放大器的輸出端，當(dāng)VinP大于 VinN時(shí)放大器輸出高電平，PMOS管截至，REFOUT的電壓降低，導(dǎo)致相同情況下，R4支路由于有電阻，所以改變要大一些[9]，因此促使VinP的電壓減??；同理當(dāng)VinP小于VinN時(shí)，放大器輸出低電平，PMOS管導(dǎo)通，REFOUT的電壓被vdd抬高，促使VinP的電壓增大。VinP與VinN動(dòng)態(tài)相等，從而保證了通過晶體管Q2和Q3的電流相等。

2.1 仿真工藝角說明

在仿真電路時(shí)需要調(diào)用電路中所用到的器件的仿真工藝角。本設(shè)計(jì)中為華虹NEC的BCD180工藝。其中在電路的關(guān)鍵位置的器件參數(shù)值受溫度影響會(huì)影響電路的溫度特性[10]。受溫度影響的器件有晶體管npn3，電阻rhrp2，還有PMOS管penh5和NMOS管nenh5。

在Hspice仿真中，調(diào)用的工藝庫文件中，晶體管有3個(gè)自定義參數(shù)isnpn3，bfnpn3和nfnpn3。其中is為晶體管的飽和電流[11]；bf為晶體管的正向電流放大系數(shù)，即β[12]；nf為單結(jié)晶體管分壓比或效率，即η。電阻中有一個(gè)自定義參數(shù)rhrp2，其為電阻的方塊電阻值。相對(duì)應(yīng)的晶體管npn3的工藝角有ss_lvnpn，tt_lvnpn，ff_lvnpn，電阻rhrp2的工藝角有MIN，TT，MAX，MOS管的工藝角有ss_5v，tt_5v，ff_5v。不同的工藝角對(duì)應(yīng)不同的參數(shù)。

2.2 仿真測(cè)試

首先，為了研究MOS管的工藝角對(duì)基準(zhǔn)源的影響，在25℃下，固定晶體管和電阻的工藝角，比較不同MOS管工藝角下的電壓差別，如下表所示。

表1 MOS管各種工藝角下的vout/V電壓值

由表中數(shù)據(jù)可得：1）在相同的電阻和晶體管工藝角下，MOS管的工藝角對(duì)基準(zhǔn)源電壓的影響不大，僅為千分之一左右。因此可以假設(shè)MOS管和晶體管的工藝角一致，即均為ss、tt或者ff；也可以把MOS管工藝角均設(shè)為典型工藝角tt。2）電壓的輸出值均接近2.5 V的預(yù)計(jì)值。但是誤差較大。因此，為解決帶隙基準(zhǔn)的精度問題，需要設(shè)計(jì)修調(diào)電路對(duì)輸出電壓進(jìn)行修調(diào)。

3 修調(diào)電路設(shè)計(jì)

如圖3所示，在改進(jìn)的Brokaw電路基礎(chǔ)上，使R5接RT端通過數(shù)字電位器接地。R6接RA端通過數(shù)字電位器接vout。RT修調(diào)電路的作用是調(diào)整R5電阻的阻值，改變電路的溫度特性，根據(jù)式（1），增大RT電阻，將增大正溫度系數(shù)；RA修調(diào)電路的作用是調(diào)節(jié)輸出增益，使基準(zhǔn)源輸出為2.5 V。

如圖4所示，其中RT，RA修調(diào)電路分別由7位開關(guān)控制。RT6～RT0，RA6～RA0各七位輸入通過反相器取反后通過譯碼器后作為數(shù)字電位器的控制信號(hào)。

通過RT，RA進(jìn)行修調(diào)可以使得帶隙基準(zhǔn)電壓源得到較高的精度和較好的溫度特性。修調(diào)時(shí)，因?yàn)榭赡苡袩o數(shù)組RT，RA能保證VOUT為2.5 V，但是溫度特性不一定能滿足，因此先修調(diào)溫度特性，再根據(jù)曲線修調(diào)電壓增益，并反復(fù)調(diào)整RT，RA的值，直至得到較好的溫度特性曲線。

圖3 添加修調(diào)模塊的帶隙電路

4 修調(diào)方法研究

在實(shí)際生產(chǎn)中，芯片封裝好之后，我們并不知道其中管子的參數(shù)，及是否存在工藝偏差而使得管子參數(shù)偏離理論工藝角值[13]。因此不容易地修調(diào)。現(xiàn)階段，工程研究人員，普遍存在這樣一個(gè)問題，當(dāng)拿到一個(gè)已經(jīng)封裝好的芯片的時(shí)候，測(cè)量輸出電壓時(shí)，往往不是基準(zhǔn)電壓[14]。這就需要對(duì)每個(gè)芯片進(jìn)行摸索性的修調(diào)，費(fèi)時(shí)費(fèi)力，而且得出的修調(diào)碼也不佳。且很難把每個(gè)芯片都從工業(yè)溫度范圍-40℃至+85℃跑一遍看溫度特性，造成了修調(diào)難題[15]。

圖4 整體修調(diào)電路

5 修調(diào)結(jié)果與分析

在本設(shè)計(jì)中的帶隙基準(zhǔn)源電路，主要受工藝偏差影響的參數(shù)如下，方塊電阻值rhrp2和晶體管的is，nf，bf參數(shù)，即電路的主要影響元件有電阻和晶體管。在修調(diào)時(shí)，在各個(gè)工藝角下進(jìn)行了大量的仿真，在25℃下，使晶體管和MOS管的工藝角分別都為SS，TT，F(xiàn)F時(shí)改變電阻的工藝角，得出了如下表所示的有規(guī)律的修調(diào)碼數(shù)據(jù)及溫度系數(shù)PPM。

從表中數(shù)據(jù)看出，晶體管同種工藝角下，RA是相等的；電阻工藝角從MIN到MAX，方塊電阻值逐漸增大，RT增大，即電路中所接入的電阻增大，才能達(dá)到較好的溫度特性和精度。在晶體管工藝角從SS到FF，is和bf的參數(shù)值增大，所需要加的修調(diào)碼RT、RA的值就越大，即接入電路的電阻越大?？梢奿s和bf的值越大，電路的負(fù)溫度系數(shù)越大。有了表2的數(shù)據(jù)，在已知工藝角的情況下，可以快速的對(duì)電路進(jìn)行修調(diào)。

6 結(jié)束語

通過對(duì)傳統(tǒng)的改進(jìn)，設(shè)計(jì)出了一種高精度帶隙基準(zhǔn)電壓源電路，并且設(shè)計(jì)了修調(diào)電路。并且在華虹NECBCD 0.18 μm工藝下，在Cadence下通過了仿真驗(yàn)證。在已知工藝角的情況下進(jìn)行修調(diào)后，電路的精度達(dá)到了千分之一，并且溫度特性較好，溫度系數(shù)達(dá)到了4.5 ppm/℃以下。

[1]Paul Brokaw A.A Simple Three-Terminal IC Band-gap Reference[J].IEEE Journal of Solid-State Circuits，Vol.SC-9，NO.6，December 1974.

表2 不同電阻工藝角下的仿真結(jié)果

[2]辛?xí)詫?，李?一種Brokaw結(jié)構(gòu)曲率補(bǔ)償帶隙基準(zhǔn)源的設(shè)計(jì)[J].微電子學(xué)，2013，43（4）:453-456.

[3]畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，譯，西安:西安交通大學(xué)出版社:2002:312-318.

[4]Fulde M，Wirnshofer M，Knoblinger G.Design of low-voltage band-gap reference circuits in muli-gate CMOS technologies[C]//IEEE Int Symp-Circ Syst. Taipei，Taiwan，China.2009:2537-2540.

[5]陳星弼，張慶中.晶體管原理與設(shè)計(jì)[M].2版.北京:電子工業(yè)出版社，2006.

[6]Tzanateas G，Salama C A T，Tsividis Y P.A CMOS bandgap voltage reference [J].IEEE Journal of Solid-State Circuits，1979，14（3）:655-657.

[7]Sanduleanu M A T，Van Tuijl A J M，Wassenaar R F.Accurate low power bandgap voltage reference in 0.5 um CMOS technology[J].Electronics Letters，1998，34（10）:1025-1026.

[8]Filanovsky I M，Chan Y F.Bicmos Cascaded Bandgap Voltage Reference[C]//Circuits and Systems，1996.，IEEE 39th Midwest symposium on.1996: 943-946vol.2.

[9]Ming X，Ma Y Q，Zhou Z K，et al.A High-Precision Compensated CMOS Bandgap Voltage Reference Without Resistors.[J].Circuits&Systems II Express Briefs IEEE Transactions on，2010，57-II（10）:767-771.

[10]黃曉敏，沈緒榜，鄒雪城，等.一種高精度的CMOS帶隙基準(zhǔn)電壓源[J].電子工程師，2004，30（3）:13-15.

[11]楊鵬，吳志明，呂堅(jiān)，等.一種二階補(bǔ)償?shù)牡蛪篊MOS帶隙基準(zhǔn)電壓源[J].微電子學(xué)，2007，37（6）: 891-894.

[12]陳友福，李平，劉銀，等.一種新型的BiCMOS帶隙基準(zhǔn)電壓源[J].微電子學(xué)，2006，36（3）:381-384.

[13]Mcneill B W，Walden R W.CMOS bandgap voltage reference:US，US 6150872 A[P].2000.

[14]Audy J M.Temperature compensation bandgap voltage reference and method:US，US 5352973 A[P]. 1994.

[15]常俊昌.一種可修調(diào)的電壓基準(zhǔn)源[C]//四川省電子學(xué)會(huì)半導(dǎo)體與集成技術(shù)專委會(huì)2008年度學(xué)術(shù)年會(huì)，2008.

[16]姜田貴,謝曄源,郭江艷,等.一種級(jí)聯(lián)型電壓源換流器交流側(cè)單相接地故障特性分析 [J].供用電，2015（8）：71-76.

[17]汪謙，肖曼，項(xiàng)川.電壓源型多電平換流器高壓直流輸電綜述[J].陜西電力，2013(1):68-72,90.

Design and modification of a bandgap voltage reference

XU Wan-li，F(xiàn)AN Chao，ZHAO Hao，XIN Xiao-ning
（School of Information Science and Engineering，Shenyang University of Technology，Shenyang 110870，China）

Traditional bandgap reference commonly with the temperature coefficient of 20-100ppm/°C，unable to meet the requirements of high accuracy.In this design，using Cadence，Hspice such integrated circuits EDA tools，made improvements of the traditional reference circuit，and finally adopted the Brokaw feedback amplifier structure.After trimming，circuit temperature coefficient can be controlled within 4.5ppm/°C or less.In the industrial temperature range，the error of 2.5V high precision bandgap voltage reference source is less than±0.1%.With the use of Shanghai HH NEC's BCD180 process，the function of circuit has been verified in Cadence.And try to study the trimming method of reference temperature characteristics to meet the quantity production requirements.Using the control variate method to analyze the reference temperature characteristics and accuracy parameters，fundamental rules of trimming has been found.

bandgap reference；Temperature characteristic；high precision；trimming

TN99

：A

：1674-6236（2017）02-0190-04

2015-12-24稿件編號(hào)：201512249

徐萬利（1990—），男，遼寧沈陽人，碩士研究生。研究方向：集成電路設(shè)計(jì)。