王樹爭

摘要：該文簡述SDRA/VI的發(fā)展歷程，按SDRAM不同發(fā)展階段，對SDRAM、DDR、DDR2和DDR3等進行分類和介紹。關鍵詞：SDRAM；DDR；DDR2；DDR3

中圖分類號：TP311

文獻標識碼：A

文章編號：1009-3044（2017）15-0213-02

1概述

伴隨著計算機技術的不斷發(fā)展和革新，計算機內存技術也飛速發(fā)展，并經歷了幾次變革。計算機技術對內存技術的需求不斷提高，計算機內存向功率更低、速度更快、容量更大、物理封裝尺寸更小的方向發(fā)展。這些需求正推動著DRAM技術不斷發(fā)展。由于INTEL的市場領導地位和因為Intel的芯片組對SDRAM的支持，使SDRAM成為市場的標準，本文主要介紹SDRAM內存。

RAM（Random Access Memory）是隨機存儲器。RAM有兩種分類，即動態(tài)隨機存儲器（Dynamic RAM，DRAM）和靜態(tài)隨機存儲器（Static RAM，SRAM）。計算機內存主要使用DRAM。

DRAM，即動態(tài)RAM。DRAM具有結構簡單、集成度高、功耗低、生產成本低等特點，DRAM可以有很高的密度，用于制造大容量存儲器，DRAM應用于大多數(shù)內存中。DRAM可分為兩種：同步內存和異步內存，同步和異步區(qū)分的標準在于是否和系統(tǒng)時鐘同步。EDO內存為異步內存，隨著處理器速度的不斷增加，CPU的性能的發(fā)揮嚴重受制于EDO內存的速度，CPU總需要等待EDO內存的數(shù)據，EDO內存的速度成了系統(tǒng)性能的瓶頸。因此，能夠與系統(tǒng)時鐘同步的SDRAM出現(xiàn)了。

SDRAM是synchronous Dynamic Random Access Memou的縮寫，意思為同步動態(tài)隨機存取存儲器，同步于系統(tǒng)時鐘頻率。由于SDRAM內存訪問機制采用突發(fā)（burst）模式，SDRAM能夠為系統(tǒng)提供高速率的數(shù)據吞吐，在提高系統(tǒng)性能的同時，還簡化了系統(tǒng)的設計。與以往DRAM相似，SDRAM也才用電容存儲數(shù)據，因此需要時鐘對SDRAM存儲的數(shù)據進行刷新操作。但是，與DRAM相比，SDRAM進行了結構上的改善，可以稱為增強型DRAM，SDRAM的同步特性能夠滿足高速系統(tǒng)的對內存速度的要求。SDRAM結構的另一大特點，是其支持DRAM的兩列地址同時打開，100MHz的無縫數(shù)據速率可在整個器件讀或寫中實現(xiàn)。SDRAM的這些特性使其迅速普及，并不斷升級。

2SDRAM的發(fā)展階段

到目前為止，SDRAM大體盡力了5個發(fā)展階段，即SDRAM，DDR，DDR2，DDR3和DDR4。DDR4是市場的主流，DDR5標準還在制定中，預計2018年完成最終的標準制定。

2.1SDRAM

在Intel Celeron系列和AMD K6處理器以及相關的主板芯片組推出后，EDO DRAM內存性能再也無法滿足需要了，內存技術必須徹底革新才能滿足新一代CPU架構的需求，于是內存到了SDRAM時代。

由于Intel長期處于處理器市場的霸主地位，內存技術的發(fā)展也相匹配地與之融合。由于Intel對SDRAM的支持，使SDRAM內存處于內存產品的主流地位，第一代SDRAM內存規(guī)范為PC66，后來由于Intel公司和AMD公司的頻率競爭，處理器的外部總線頻速率迅速上升到100MHz，PCI00內存便很快取代PC66內存，后來出現(xiàn)了外頻為133MHz的HII等，便出現(xiàn)了PCI33規(guī)范，PCI33規(guī)范對SDRAM的整體性能作了進一步提升，將SDRAM帶寬提高到1GB/s以上。由于SDRAM內存64bit的總線寬度正好和處理器的數(shù)據總線寬度對應，所以一條內存便可支持處理器的工作，更加凸顯了SDRAM內存的便捷性。并且，SDRAM內存的性能明顯超越了EDO內存，這得益于SDRAM輸入輸出信號與系統(tǒng)外頻同步的特性。

后來由于Intel啟動了Pentium 4計劃，內存帶寬可達到1064MB/s的PCI33規(guī)范幾經不能滿足Pentium 4計劃的發(fā)展需求，為了市場的占有份額，Intel公司與Rambus公司聯(lián)合推廣了Rambus DRAM內存，Rambus DRAM內存稱為RDRAM內存。后來，因為RDRAM內存的PC600、PC700出現(xiàn)了“失誤事件”、并且Pentium 4平臺因為使用PC800 RDRAM內存，導致成本過高不利于普及，種種問題讓RDRAM內存未能得到發(fā)展，RDRAM最終被DDR內存所取代。

2.2DDR SDRAM

DDRSDRAM是英文Double Data Rate SDRAM的縮寫，簡稱為DDR，是指雙倍速率的SDRAM。SDRAM是在時鐘的上升沿傳輸數(shù)據，而DDR在時鐘的上升沿和下降沿都能夠傳輸數(shù)據，使DDRSDRAM的速度是SDRAM的2倍，而且DDR SDRAM的生產成本并未大幅增加，只有SDRAM生產成本的1-3倍，使DDR SDRAM的優(yōu)勢更加凸顯。第二代PC266 DDR SRAM是由PCI33所衍生出來的，其帶寬達到了266MHz。

與SDRAM不同，DDRSDRAM運用了更先進的技術，更先進的同步電路。同時，DDR采用DLL延時鎖定回路技術，并提供1個數(shù)據慮波信號，使DDR控制器可對有效數(shù)據進行精確定位。本質上，DDR不需要提高工作時鐘頻率就能提高數(shù)據速率，DDR在時鐘的上升沿和下降沿均可以讀出數(shù)據，所以DDR速度比標準SDRAM提高了1倍。從外形體積上，DDRSDRAM與SDRAM具有相同的針腳距離，以及相同的尺寸。SDRAM采用的支持3.3V電壓的LVTTL標準，而DDR SDRAM使用的是2.5V電壓的SSTL2標準。

由DDRSDRAM在成本、性能方面提供了良好的解決方案，使DDRSDRAM迅速占領了市場，隨后，DDRSDRAM在頻率上一步步升級，不斷提供解決內存帶寬不足的方案。作為第一代DDR規(guī)范的DDR200未能得到大范圍使用；第二代的DDRSDRAM為PC266規(guī)范，是由PCI33 SDRAM規(guī)范發(fā)展而來，PC266將DDR SDRAM推向了第一個迅猛時期，后來出現(xiàn)了作為過度產品的DDR333內存，在后來出現(xiàn)的DDR400內存成為當時主流平臺的選擇，后來出現(xiàn)了用于超頻方案的DDR533規(guī)范。

2.3DDR2 SDRAM

2003年秋季Intel公布了DDR2內存的發(fā)展計劃。隨著當時處理器前端總線帶寬的不斷提高和高速率局部總線的出現(xiàn)，DDR SDRAM帶寬成為系統(tǒng)越來越大的瓶頸，DDR嚴重制約了處理器性能的提升。當時主流的DDR技術已經發(fā)展到極限，因此DDR2順勢而出。

DDR2的實際工作頻率是DDR的兩倍。這是因為DDR內存的預讀取能力為2bit，而DDR2內存預讀取能力為4bit，是標準DDR內存的2倍。但是，DDR2內存最大的技術突破點不是用戶所關心的2倍于DDR內存的傳輸能力，而是DDR2內存采用更低的工作電壓，由DDR的2.5V降為1.8V，使DDR2在更低功耗、更低發(fā)熱量的情況下，可以得到更大的頻率提升，DDR2突破了標準DDR SDRAM內存400MHZ的限制。SDRAM芯片有兩個時鐘，一個是外部時鐘，一個是內部時鐘。在SDRAM和DDR時代，內部時鐘和外部時鐘頻率是相同的，但在DDR2SDRAM中，內部時鐘使外部時鐘的二分之一。DDR2內存擁有400、533、667MHz等不同的時鐘頻率，容量密度為512MB。

DDRSDRAM內存芯片的封裝形式大多采用TSOP封裝，但是隨著頻率的提升，TSOP封裝的缺陷開始凸顯，寄生電容和很高的阻抗嚴重影響DDR的穩(wěn)定性，導致DDR很難突破275MHZ。所以，DDR2內存均采用散熱性與電氣特性更好的FBGA封裝，F(xiàn)BGA封裝也指導了后續(xù)SDRAM的封裝形式。

2.4DDR3 SDRAM

2007年，DDR3內存規(guī)范正式完成，同年Intel表示支持DDR3的發(fā)展，DDR3逐步走上了歷史舞臺。按照JEDEC協(xié)會制定的規(guī)范，由技術層面來分析DDR3和DDR2的不同，DDR3的優(yōu)點在于，比DDR2擁有更高的頻率和更低的電壓，DDR3可以比DDR2運作時節(jié)省約30%的電力，而DDR3的速度從800MHz起跳最高可以達到1600MHz，速度幾乎是DDR2的2倍，DDR3速度提升的原因在于，DDR2在1個時鐘周期（Clock）輸出4bit的數(shù)據，而DDR3可以在1個時鐘周期輸出8bit的數(shù)據，是DDR2的2倍的數(shù)據傳輸量。DDR3的另一個優(yōu)勢在于低電壓，DDR3的工作電壓為1.5V比DDR2的1.8V 212作電壓降低了17%，并～DDR3還有低電壓版本，工作電壓為1.35V。

與DDR2 SDRAM相比，DDR3采用預取設計為8bit，是DDR2的2倍，使DDR3 SDRAM內核的工作頻率只有外部頻率的1/8，例如，DDR3-800 SDRAM的內核工作頻率僅為100MHz。DDR3采用lOOnm以下的生產工藝，將工作電壓從1.8V降至1.5V，減小了能耗和發(fā)熱量，并采用了根據溫度自動自刷新、局部自刷新等功能，使DDR3可工作在更高的頻率，這在一定程度彌補了DDR3延遲時間較長的缺點，DDR3增加了異步重置（Reset）與zQ校準功能。DDR3容量從2Gb起步，邏輯Bank最小是8個，兼容升級的16個邏輯Bank。DDR3新增了一些功能，所以引腳數(shù)量有所增加，8位寬的DDR3芯片采用78ball的FBGA封裝，16位寬的DDR3芯片采用96 ball的FBGA封裝，并且DDR3的封裝必須符和綠色封裝標準，不能含有任何有害物質。

2.5DDR4 SDRAM

在2014年底，各大SDRAM芯片廠商紛紛上架DDR4內存產品，起跳頻率達到2133MHz，標志著DDR4時代的來臨。DDR4是目前內存市場的主流。

在速度方面，DDR4內存的速度從2133MHz起跳，最高速度甚至可以達到4266MHz。DDR4內存的速度比DDR3內存有非常大的提升。在工作電壓方面，DDR3 SDRAM的工作電壓為1.5V，而DDR4 SDRAM的工作電壓進一步降低為1.2V，移動設備設計的低功耗DDR4更降至1.1V，意味著DDR4 SDRAM將更加剩電。

與DDR3內存相比，DDR4內存在于信號的傳輸機制上作了改進。DDR4的信號傳輸機制除了可支持傳統(tǒng)sE信號外，DDR4還引入了差分信號技術技術。對于DDR3內存而言，DDR4讀取數(shù)據的訪問機制是雙向傳輸機制。DDR4的點對點設計，可以大大簡化內存模塊的設計，更容易達到更高的頻率。

DDR4 SDRAM采用3DS封裝技術，3DS（3-Dimension—al Stack，三維堆疊）技術是DDR4內存中最關鍵的技術之一，它用來增大單顆芯片的容量。DDR4采用了TCSE（Temperature Compensated Serf-Refresh，溫度補償自刷新），TCAR（Temperature CompensatedAuto Refresh，溫度補償自動刷新）、DBI（Data Bus Inversion，數(shù)據總線倒置），用于降低存儲芯片在自刷新、自動刷新時的功耗。

2.6DDR5 SDRAM

負責計算機內存技術標準的組織JEDEC宣稱，下一代內存標準DDR5將于2017年亮相，并預計在2018年完成最終的標準制定。DDR5內存芯片生產商推出DDR5內存可能要到2020年。預計DDR5的工作電壓保持與DDR4一致，在內存帶寬和容量上提高一倍。

3總結

SDRAM技術的不斷發(fā)展和變革，顯示著計算機技術和微電子技術的不斷進步。單純從PC機市場觀察，要求DRAM高數(shù)據傳輸率是必然趨勢，隨著Imemet文化的高速發(fā)展，個人信息化產品的不斷普及，以及信息化家電的熱潮擁動，廣泛應用的DRAM芯片市場潛力巨大，SDRAM的發(fā)展前景更好，應用更加廣泛。