徐彥峰，錢(qián)棟良，李環(huán)，吳琪

（1.中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇無(wú)錫214072；2.無(wú)錫中微億芯有限公司，江蘇無(wú)錫214072）

一種高增益低紋波的電荷泵電路

徐彥峰1，錢(qián)棟良2，李環(huán)2，吳琪2

（1.中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇無(wú)錫214072；2.無(wú)錫中微億芯有限公司，江蘇無(wú)錫214072）

針對(duì)現(xiàn)有電荷泵存在的體效應(yīng)、電荷回流等問(wèn)題，提出一種高增益低紋波的電荷泵電路。該電荷泵采用兩路互補(bǔ)的結(jié)構(gòu)，減小了輸出電壓紋波；使用電位選擇電路消除體效應(yīng)，并使用兩相低電平不交疊時(shí)鐘避免電荷回流，提高了電壓增益和轉(zhuǎn)換效率。Hspice仿真結(jié)果表明，在級(jí)數(shù)同為5級(jí)和電流負(fù)載相同的情況下，文中提出的電荷泵相比現(xiàn)有電荷泵具有更高的輸出電壓和更小的電壓紋波。

電荷泵；電壓增益；轉(zhuǎn)換效率；電壓紋波

1 引言

電荷泵是一種通過(guò)電容累積電荷而產(chǎn)生比供電電壓更高電壓的電路，常應(yīng)用在Flash存儲(chǔ)器和EEPROM中以提供擦寫(xiě)操作所需的高壓[1～2]。隨著人們對(duì)低功耗設(shè)計(jì)的追求，供電電壓越來(lái)越低，這對(duì)電荷泵的轉(zhuǎn)換效率和電壓增益提出了更高的要求。傳統(tǒng)的Dickson電荷泵[3]受體效應(yīng)的影響，輸出電壓和轉(zhuǎn)換效率都非常小。Shin等人[4]在電荷泵中加入電位選擇電路，消除了PMOS管的體效應(yīng)，提高了輸出電壓和轉(zhuǎn)換效率，但該電荷泵的輸出電壓紋波比較大。Sawada等人[5]使用額外的兩相時(shí)鐘控制傳輸管的柵壓以減小體效應(yīng)的影響，該方法使用了四相時(shí)鐘和自舉電路，增加了電路的復(fù)雜度。Pelliconi等人[6]提出交叉耦合電荷泵，提高了電壓增益，然而在時(shí)鐘轉(zhuǎn)換期間出現(xiàn)電荷回流，效率較低。

本文在研究現(xiàn)有電荷泵的基礎(chǔ)上，提出一種高增益低紋波的電荷泵電路。為了避免體效應(yīng)和電荷回流現(xiàn)象，該電荷泵使用電位選擇電路和兩相低電平不交疊時(shí)鐘，提升了電壓增益和轉(zhuǎn)換效率。同時(shí)該電荷泵基于兩路互補(bǔ)的結(jié)構(gòu)，輸出電壓紋波較小?；贑SMC 0.25 μm工藝，在Cadence環(huán)境下使用Hspice工具對(duì)本文提出的電荷泵進(jìn)行仿真，并將它與現(xiàn)有電荷泵進(jìn)行對(duì)比分析。

2 電荷泵電路

2.1 現(xiàn)有電荷泵電路

一個(gè)N級(jí)的Dickson電荷泵如圖1所示。圖1中，所有NMOS管柵漏短接成二極管，C1～CN為等值的耦合電容，CL為負(fù)載電容，Ф1和Ф2為兩相不交疊時(shí)鐘。當(dāng)Ф2為高時(shí)，MN1導(dǎo)通，MN2截止，C1上極板被充電為VDD-VTN(1)；當(dāng)Ф1為高時(shí)，電壓突變?yōu)?VDD-VTN(1)，第一級(jí)的電壓增益為VDD-VTN(1)，此時(shí)MN1、MN3截止，MN2導(dǎo)通，向C2上極板傳輸電荷。隨著時(shí)鐘的周期變化，電荷不斷往后傳輸，直到輸出電壓穩(wěn)定。第i級(jí)的電壓增益為VDD-VTN(i)，最終的輸出電壓為：

由于NMOS的體接地，每一級(jí)都存在體效應(yīng)，而且隨著電壓逐級(jí)抬高，體效應(yīng)變嚴(yán)重，閾值電壓VTN(i)逐級(jí)變大，電壓增益逐級(jí)變小[7]。當(dāng)VTN(i)變大到接近VDD時(shí)，第i級(jí)的電壓增益接近0，輸出電壓達(dá)到飽和，再增加級(jí)數(shù)并不能增大輸出電壓。式(1)是理想情況下的輸出電壓，如果考慮寄生電容和電流負(fù)載的影響，輸出電壓會(huì)更低。

圖1 Dickson電荷泵

文獻(xiàn)[4]提出一種全PMOS電荷泵，如圖2所示。圖2中，傳輸路徑上的PMOS管柵漏兩端短接，體端受電位選擇電路控制。電位選擇電路由兩個(gè)PMOS管構(gòu)成，它選擇兩個(gè)輸入A和B中電位較高的一個(gè)進(jìn)行輸出。因此，傳輸路徑上PMOS管的體端電位跟隨源漏端電位較高的變化，消除了體效應(yīng)。每一級(jí)的電壓增益都為VDD-VTP0，最終的輸出電壓為：

由于輸出管MPO周期性地導(dǎo)通和截止，輸出端有一半的時(shí)間處于浮空狀態(tài)，當(dāng)存在負(fù)載電流時(shí)，電壓迅速下降，輸出電壓紋波較大。

圖2 全PMOS電荷泵

文獻(xiàn)[6]提出一種交叉耦合電荷泵，圖3為該電荷泵的第i級(jí)電路。穩(wěn)態(tài)下，當(dāng)Ф1為低、Ф2為高時(shí)，MN1柵壓抬高至Vi-1+VDD，源端充電為Vi-1，MP2導(dǎo)通，使得Vi=Vi-1+VDD；當(dāng)Ф1為高、Ф2為低時(shí)，情況與前面類(lèi)似。然而，隨著級(jí)數(shù)的增加，體效應(yīng)會(huì)使得NMOS管的閾值電壓接近VDD，電壓增益接近0，輸出電壓達(dá)到飽和。此外，在時(shí)鐘轉(zhuǎn)換期間，Ф1和Ф2都為低，MP1和MP2導(dǎo)通，發(fā)生向前回流電荷的現(xiàn)象，使得轉(zhuǎn)換效率較低。

圖3 交叉耦合電荷泵的第i級(jí)電路

2.2 提出的電荷泵電路

針對(duì)上述電荷泵存在的體效應(yīng)、電荷回流以及輸出電壓紋波較大等問(wèn)題，本文提出一種新穎的電荷泵電路。圖4所示為該電荷泵的第i級(jí)電路，Vi-1和Vi為第i級(jí)的輸入和輸出電壓，第一級(jí)的輸入電壓為供電電壓VDD。MP1和MP2柵漏短接成二極管，MP3和MP4交叉耦合，體端均由電位選擇電路控制，此處采用與圖2中相同的電位選擇電路。C1和C2為等值的耦合電容，Ф3和Ф4為兩相低電平不交疊時(shí)鐘。

該電荷泵有三個(gè)特點(diǎn)：(1)上下兩個(gè)支路形成互補(bǔ)，MP3和MP4交替導(dǎo)通，減小輸出電壓紋波；(2)采用兩相低電平不交疊時(shí)鐘，在時(shí)鐘轉(zhuǎn)換期間Ф3和Ф4都為高，MP3和MP4截止，遏制了電荷回流；(3)使用電位選擇電路消除MP1和MP2的體效應(yīng)，避免電壓增益的減小，使得輸出電壓隨級(jí)數(shù)線性增加。

為了便于分析電荷泵的工作原理，假設(shè)輸出不帶電流負(fù)載。在輸出電壓穩(wěn)定之前，電荷泵通過(guò)時(shí)鐘Ф3和Ф4的周期變化，將供電電源提供的電荷逐級(jí)往后傳輸，使得每一級(jí)的電壓逐漸升高。以第i級(jí)為例說(shuō)明電荷的傳輸過(guò)程。由于Ф3和Ф4相位交替地向低電平變化，MP1漏端電壓和MP2漏端電壓交替突變減小VDD。Ф3為高、Ф4向低變化時(shí)，MP2漏端電壓下降，MP1截止、MP2導(dǎo)通，上一級(jí)的電荷通過(guò)MP2傳輸?shù)紺2，與此同時(shí)MP3導(dǎo)通、MP4截止，C1上的電荷通過(guò)MP3傳輸?shù)较乱患?jí)；Ф4為高、Ф3向低變化時(shí)，MP1漏端電壓下降，MP1導(dǎo)通、MP2截止，上一級(jí)的電荷通過(guò)MP1傳輸?shù)紺1，與此同時(shí)MP3截止、MP4導(dǎo)通，C2上的電荷通過(guò)MP4傳輸?shù)较乱患?jí)。在輸出電壓穩(wěn)定后，由于輸出不帶電流負(fù)載，電荷傳輸停止。當(dāng)Ф3為高、Ф4為低時(shí)，MP2導(dǎo)通但傳輸電流為0，MP2漏端電壓為Vi-1-VTP0，MP1漏端電壓為Vi-1-VTP0+VDD，此時(shí)MP3導(dǎo)通而且傳輸電流也為0，有Vi=Vi-1-VTP0+VDD。當(dāng)Ф3為低、Ф4為高時(shí)，同樣有Vi=Vi-1-VTP0+VDD。在時(shí)鐘轉(zhuǎn)換期間，Ф3和Ф4都為高，MP1漏端電壓和MP2漏端電壓為Vi-1-VTP0+VDD，MP1～MP4均截止，避免了電荷回流。因此，每一級(jí)的電壓增益為VDD-VTP0，當(dāng)電荷泵共有N級(jí)時(shí)，最終的輸出電壓為：

當(dāng)輸出帶電流負(fù)載IL時(shí)，每個(gè)時(shí)鐘周期內(nèi)輸出損失IL×T的電荷，每一級(jí)需往后傳輸IL×T的電荷，這會(huì)導(dǎo)致每一級(jí)的增益和最終的輸出電壓下降，輸出電壓紋波變大。

圖4 本文提出電荷泵的第i級(jí)電路

3 仿真結(jié)果與分析

本文采用CSMC 0.25 μm BCDMOS工藝，在Cadence環(huán)境下使用Hspice工具對(duì)上述四種電荷泵電路進(jìn)行仿真，其中MOS管使用24 V的高壓管。電荷泵的面積主要由電容和傳輸路徑上的MOS管決定，電位選擇電路占很小的面積。為了保證四種電荷泵有相近的面積，相比Dickson電荷泵和全PMOS電荷泵，本文電荷泵和交叉耦合電荷泵的耦合電容減半，傳輸路徑上MOS管尺寸減為四分之一，負(fù)載電容相同。仿真時(shí)，時(shí)鐘頻率為5 MHz，供電電壓為3 V，溫度為25℃。

圖5所示的是不同級(jí)數(shù)下四種電荷泵輸出電壓的變化曲線，仿真時(shí)電流負(fù)載設(shè)置為10 μA?？梢钥闯?，由于體效應(yīng)的影響，Dickson電荷泵和交叉耦合電荷泵的輸出電壓隨級(jí)數(shù)的增加會(huì)達(dá)到飽和；而本文電荷泵和全PMOS電荷泵的輸出電壓隨級(jí)數(shù)線性增加，這是因?yàn)槎卟捎秒娢贿x擇電路消除了體效應(yīng)。此外，在相同級(jí)數(shù)下，本文電荷泵的輸出電壓比全PMOS電荷泵高一些，這印證了式(2)和(3)。

圖5電荷泵輸出電壓隨級(jí)數(shù)變化的曲線

圖6 、7、8所示的分別是不同電流負(fù)載下四種電荷泵輸出電壓、轉(zhuǎn)換效率和輸出電壓紋波的變化曲線，四種電荷泵的級(jí)數(shù)都取5級(jí)。圖6顯示，隨著電流負(fù)載的增加，四種電荷泵的輸出電壓逐漸下降。在相同電流負(fù)載的情況下，相比Dickson電荷泵和全PMOS電荷泵，本文電荷泵的輸出電壓大致提升4.5 V和0.5 V。圖7顯示，隨著電流負(fù)載的增加，四種電荷泵的轉(zhuǎn)換效率先上升后下降。轉(zhuǎn)換效率等于傳輸給電流負(fù)載的能耗占電源總能耗的百分比。由于體效率和電荷回流的影響，Dickson電荷泵和交叉耦合電荷泵的最大效率只有30%。當(dāng)電流負(fù)載大于20 μA，本文電荷泵的轉(zhuǎn)換效率比Dickson電荷泵和全PMOS電荷泵大致提高25%和3%。圖8顯示，四種電荷泵的輸出電壓紋波隨電流負(fù)載增加呈上升趨勢(shì)。一方面，由于采用了兩路互補(bǔ)的結(jié)構(gòu)，本文電荷泵電壓紋波的上升斜率比Dickson電荷泵和全PMOS電荷泵要平緩；另一方面，由于消除了電荷回流，本文電荷泵的電壓紋波比交叉耦合電荷泵小得多。

圖6 電荷泵輸出電壓隨電流負(fù)載變化的曲線

圖7 電荷泵效率隨電流負(fù)載變化的曲線

圖8 電荷泵輸出電壓紋波隨電流負(fù)載變化的曲線

表1所示的是本文電荷泵與相關(guān)文獻(xiàn)中電荷泵的性能對(duì)比，表1中給出了三溫下本文電荷泵的輸出電壓和電壓紋波?？梢钥闯?，本文電荷泵各項(xiàng)性能指標(biāo)良好，在級(jí)數(shù)、輸出電壓和電壓紋波上取得了折中。

表1 本文電荷泵與相關(guān)文獻(xiàn)中電荷泵的性能參數(shù)對(duì)比

4 結(jié)束語(yǔ)

本文分析了現(xiàn)有電荷泵的工作原理和存在的問(wèn)題，提出了一種高增益低紋波的電荷泵電路?；贑SMC 0.25 μm工藝，在Cadence環(huán)境下使用Hspice工具對(duì)本文提出的電荷泵進(jìn)行了仿真。在級(jí)數(shù)同為5級(jí)和電流負(fù)載相同的情況下，相比Dickson電荷泵、全PMOS電荷泵和交叉耦合電荷泵，本文提出的電荷泵輸出電壓更高，電壓紋波更小。

[1]Kawahara T,Kobayashi T,Jyouno Y,et al.Bit-line clamped sensing multiplex and accurate high voltage generator for quarter-micron flash memories[J].IEEE Journal of Solid-State Circuits,1996,31(11):1590-1600.

[2]陶輝，徐玉丹，劉晶晶，等.基于EEPROM應(yīng)用的CMOS電荷泵分析與設(shè)計(jì)[J].電子測(cè)量技術(shù),2012,35(11):24-27.

[3]Dickson J F.On-chip high-voltage generation in NMOS integrated circuits using an improved voltage multiplier technique[J].IEEE Journal of Solid-State Circuits,1976,11 (3):374-378.

[4]Shin J,Chung I Y,Park Y J,et al.A new charge pump without degradation in threshold voltage due to body effect [J].IEEE Journal of Solid-State Circuits,2000,35(8): 1227-1230.

[5]Sawada K,Sugawara Y,Masui S.An on-chip voltage generator circuit for EEPROM’s with a power supply voltage below 2 V[C].IEEE Symposium on VLSI Circuits Digest of Technical papers,1995:75-76.

[6]Pelliconi R,Iezzi D,Baroni A,et al.Power efficient charge pump in deep submicron standard CMOS technology[J]. IEEE Journal of Solid-State Circuits,2003,38(6): 1068-1071.

[7]王雪強(qiáng)，伍冬，譙鳳英，等.嵌入式閃存適用的新型低壓高效率電荷泵電路[J].清華大學(xué)學(xué)報(bào)(自然科學(xué)版),2011, 51(3):340-344.

[8]KER M D,CHEN S L,TSAI C S.Design of charge pump circuit with consideration of gate-oxide reliability in low-voltage COMS processes[J].IEEE Journal of Solid-State Circuits,2006,41(5):1100-1107.

A High Gain and Low Ripple Charge Pump Circuit

XU Yanfeng1,QIAN Dongliang2,LI Huan2,WU Qi2
（1.China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214072,China；2.East Technologies Inc.,Wuxi 214072,China）

In order to solve the problem of bulk effect and charge backflow in existing charge pumps,a charge pump circuit with high gain and low ripple is proposed.It adopts two complementary structures to reduce the output voltage ripple.It uses potential selection circuits and two-phase low-level non-overlapping clock to eliminate bulk effect and charge backflow to improve voltage gain and conversion efficiency.Results from Hspice simulation show that,compared to existing charge pumps,the proposed charge pump has higher output voltage and lower voltage ripple under the circumstance ofsame stage of5 and currentload.

charge pump;voltage gain;conversion efficiency;voltage ripple

TN432

A

1681-1070（2017）07-0021-04

徐彥峰（1977—），男，遼寧朝陽(yáng)人，2001年畢業(yè)于吉林大學(xué)應(yīng)用電子專(zhuān)業(yè)，高級(jí)工程師，從事集成電路設(shè)計(jì)工作，主要研究方向?yàn)镕PGA架構(gòu)及內(nèi)部模塊的設(shè)計(jì)。

2017-4-9