李月香

（中國電子科技集團(tuán)公司第四十七研究所，沈陽110032）

基于單穩(wěn)態(tài)結(jié)構(gòu)的時(shí)鐘丟失檢測電路設(shè)計(jì)

李月香

（中國電子科技集團(tuán)公司第四十七研究所，沈陽110032）

單片機(jī)可以看成是在時(shí)鐘驅(qū)動下的時(shí)序邏輯電路，單片機(jī)工作過程中，所有的工作都是在時(shí)鐘信號控制下進(jìn)行的。針對MCU的硬件監(jiān)控技術(shù)及復(fù)位系統(tǒng)，依據(jù)單穩(wěn)態(tài)結(jié)構(gòu)特性，設(shè)計(jì)一款時(shí)鐘丟失檢測電路。該電路采用電流源取代電阻的方式，實(shí)現(xiàn)單穩(wěn)態(tài)電路的阻容結(jié)構(gòu)。電路上電使能后，監(jiān)測時(shí)鐘上升沿，通過時(shí)鐘上升沿的觸發(fā)，使電路保持單穩(wěn)態(tài)工作狀態(tài)。采用0.25 μm CMOS工藝進(jìn)行仿真，仿真結(jié)果顯示，如果時(shí)鐘保持在高電平或低電平的時(shí)間大于258.4μs時(shí)，單穩(wěn)態(tài)電路將超時(shí)，并產(chǎn)生一個(gè)復(fù)位信號。此電路結(jié)構(gòu)簡單，便于集成在MCU復(fù)位系統(tǒng)，可對系統(tǒng)時(shí)鐘進(jìn)行丟失監(jiān)測。

時(shí)鐘丟失；單穩(wěn)態(tài)；觸發(fā)器；單片機(jī)；復(fù)位系統(tǒng)；時(shí)鐘監(jiān)測

1 引言

單片機(jī)可以看成是在時(shí)鐘驅(qū)動下的時(shí)序邏輯電路，沒有時(shí)鐘，單片機(jī)無法執(zhí)行指令，可以說時(shí)鐘是單片機(jī)的心臟，它控制著單片機(jī)的工作節(jié)奏[1]。許多MCU芯片的硬件監(jiān)控技術(shù)都包含上電復(fù)位或置位、欠壓檢測、“看門狗”復(fù)位等復(fù)位電路[2]，很少有對MCU所使用的系統(tǒng)時(shí)鐘進(jìn)行檢測復(fù)位。文中闡述一種基于單穩(wěn)態(tài)結(jié)構(gòu)的時(shí)鐘丟失檢測電路，針對系統(tǒng)時(shí)鐘的丟失產(chǎn)生一個(gè)復(fù)位信號，用于集成在MCU復(fù)位系統(tǒng)，對系統(tǒng)時(shí)鐘進(jìn)行丟失監(jiān)測。

2 單穩(wěn)態(tài)原理簡介

單穩(wěn)態(tài)觸發(fā)器具有如下工作特點(diǎn)：輸出只有一個(gè)穩(wěn)態(tài)，當(dāng)有外觸發(fā)脈沖作用時(shí)，它能從穩(wěn)態(tài)轉(zhuǎn)到暫穩(wěn)態(tài)，但在暫穩(wěn)態(tài)維持一段時(shí)間以后，能自動返回穩(wěn)態(tài)，暫穩(wěn)態(tài)維持的時(shí)間長短取決于電路本身的參數(shù)，與外觸發(fā)脈沖信號的寬度無關(guān)[3]。由于具備這幾個(gè)特點(diǎn)，單穩(wěn)態(tài)觸發(fā)器被廣泛應(yīng)用于數(shù)字系統(tǒng)中的整形、延遲以及定時(shí)等[4]。

目前，工程上應(yīng)用最多的單穩(wěn)態(tài)電路是NE555芯片[5]，且單穩(wěn)態(tài)的暫態(tài)通?？縍C電路的充、放電過程維持[6]，這在用分立器件設(shè)計(jì)時(shí)是可以辦到的。在集成電路設(shè)計(jì)時(shí)，大的電阻和電容將占據(jù)極大的版圖面積[7]，該電路采用一種電流源取代電阻的方式，設(shè)計(jì)一款具有單穩(wěn)態(tài)特性的時(shí)鐘丟失檢查電路。

3 電路設(shè)計(jì)

根據(jù)單穩(wěn)態(tài)電路特性，設(shè)計(jì)一款時(shí)鐘丟失監(jiān)測電路，通過系統(tǒng)時(shí)鐘上升沿的連續(xù)觸發(fā)，使電路保持在暫態(tài)，如果系統(tǒng)時(shí)鐘丟失，電路經(jīng)過一段時(shí)間返回到穩(wěn)態(tài)，產(chǎn)生復(fù)位信號。整體電路設(shè)計(jì)框圖如圖1所示：

圖1 時(shí)鐘丟失檢測電路框圖

U1為具有復(fù)位端的上升沿D觸發(fā)器，其輸入信號為VDD；U2為兩輸入與非門，其中一個(gè)輸入端為電路的使能控制端EN；U4為延遲BUFFER單元，I1為電流源，U6為施密特反向器，其余單元為常見的邏輯門單元，整體電路工作狀態(tài)如下：

狀態(tài)1：丟失時(shí)鐘檢測關(guān)閉狀態(tài)。此狀態(tài)EN為0，使U2輸出為1，P1關(guān)閉，I1不工作且輸出端Out_q為0，RST端口輸出為0。

狀態(tài)2：丟失時(shí)鐘檢測開啟狀態(tài)。此狀態(tài)EN為1，待時(shí)鐘上升沿到來觸發(fā)后，U1輸出為1，U2輸出為0，使P1開啟，并開始為C1下極板充電，使state線網(wǎng)快速充電到VDD電平，保持P3關(guān)閉，RST輸出為0。

狀態(tài)3：觸發(fā)器復(fù)位狀態(tài)。EN為1，時(shí)鐘上升沿觸發(fā)后U1輸出為1，U2輸出為0，經(jīng)過U4延遲時(shí)間T1后，U5輸出0，使觸發(fā)器U1復(fù)位并輸出0，使U2輸出為1，P1關(guān)閉。

通過狀態(tài)2和狀態(tài)3使P1開啟的時(shí)間近似為T1，此期間state線保持VDD電平。P1關(guān)閉后，C1通過恒定電流I1放電，使state線網(wǎng)電壓下降。

圖2 時(shí)鐘丟失檢測仿真結(jié)果

狀態(tài)4：丟失時(shí)鐘檢測復(fù)位狀態(tài)。承接狀態(tài)3，U2輸出為1，經(jīng)過U4延遲時(shí)間T1后，U5輸出1使觸發(fā)器U1退出復(fù)位。此時(shí)，如果時(shí)鐘到來則進(jìn)入狀態(tài)2，如果時(shí)鐘丟失，即時(shí)鐘保持高電平或低電平不變，則U2保持輸出1，C1保持放電，state線網(wǎng)電壓持續(xù)下降，經(jīng)過時(shí)間T2（T2>>T1），其電壓下降到P3管閾值點(diǎn)，P3開啟使Out_q電壓大于U6輸入高電平閾值，最終使RST輸出為1，產(chǎn)生復(fù)位信號，提供MCU。

狀態(tài)5：等待時(shí)鐘觸發(fā)狀態(tài)，由于狀態(tài)4中RST輸出為1，信號經(jīng)過U3—U5單元后輸出為1，觸發(fā)器復(fù)位關(guān)閉，此狀態(tài)下，如果有時(shí)鐘上升沿觸發(fā)，進(jìn)入狀態(tài)2，使RST輸出為0。

4 電路仿真

設(shè)計(jì)采用0.25 μm CMOS工藝，仿真軟件Spectre進(jìn)行仿真，圖2為時(shí)鐘丟失檢測電路仿真結(jié)果圖。

仿真時(shí)，考慮時(shí)鐘丟失可能發(fā)生在高電平期間或低電平期間，因此對高、低電平都要進(jìn)行監(jiān)測。由圖2可知，在時(shí)鐘高電平丟失258.4μs時(shí)，RST產(chǎn)生復(fù)位信號，當(dāng)時(shí)鐘再次出現(xiàn)時(shí)，RST信號變?yōu)榈碗娖剑捎陔娐吩O(shè)計(jì)中U1采用的是時(shí)鐘上升沿觸發(fā)器，對于時(shí)鐘在低電平丟失的監(jiān)測時(shí)間為時(shí)鐘最后一個(gè)上升沿到RST產(chǎn)生復(fù)位的時(shí)間，同樣也為258.4μs。

5 結(jié)束語

根據(jù)MCU系統(tǒng)時(shí)鐘的重要性及復(fù)位系統(tǒng)硬件的實(shí)現(xiàn)情況，依據(jù)單穩(wěn)態(tài)電路工作特點(diǎn)[8]，提出一款時(shí)鐘丟失檢測復(fù)位電路，此電路簡單便于實(shí)現(xiàn)，可用于MCU復(fù)位系統(tǒng)，仿真結(jié)果顯示，時(shí)鐘保持在高電平或低電平的時(shí)間大于258.4μs，將會產(chǎn)生復(fù)位信號。

[1]周小軍.MCU芯片的復(fù)位電路與多模式時(shí)鐘系統(tǒng)設(shè)計(jì)[D].成都：電子科技大學(xué),2007.Zhou Xiaojun.MCU Reset Circuit of Chip and Multimode Clock System Design[D].Chengdu：University of Electronic and Tech,2007.

[2]Jean J，Labrosse．MicroC/OS_II The Real-Time Kernel(Second Edition)[M].USA:CMP Books，2002．

[3]Fiorif P.S.A New Compact Temperature CompensatedCOMS Current Reference [J].IEEE Transaction on Circuits and Systems,2005(11):721-728.

[4]K.Itoh,K.Sasaki,Y.Nakagome.Trends in Low-Power Trigger Circuit Technologies[J].Proceedings of the IEEE,1994:83-90.

[5]何樂年，王憶.模擬集成電路設(shè)計(jì)與仿真[M].北京：科學(xué)出版社，2008.He Lenian,Wang Yi.Analog Integrated Circuit Design and Simulation[M].Bei Jing:Science Press,2008.

[6]K.Osada,etal,A 2ns Access 285MHz Two Port Cache Macro Using Double Global BitLine Pairs[J].IEEE ISSCC Digest of Technical Papers,1997:402-403.

[7]施凱青，夏曉娟，孫偉鋒.一種單穩(wěn)態(tài)倍頻電路的實(shí)現(xiàn)[J].電子器件，2008,31(2)：612-614.Shi Kaiqing，Xia Xiaojuan，Sun Weifeng.Realization of a Single Steady State Frequency Circuit[J].Electron Device，2008,31(2)：612-614.

[8]朱小偉，汪東旭.大脈沖單穩(wěn)態(tài)觸發(fā)器的設(shè)計(jì)[J].微電子學(xué)，2002,32(3)：225-227.Zhu Xiaowei，Wang Dongxu.Design of Large Pulse Single Steady State Trigger [J].Microelectronics，2002,32(3)：225-227.

《微處理機(jī)》2018年度征訂通知

《微處理機(jī)》期刊由中國電子科技集團(tuán)公司第四十七研究所主辦，是經(jīng)國家科委批準(zhǔn)的國家級工程技術(shù)刊物，并被《中國科技論文統(tǒng)計(jì)與分析》和《中國電子科技文獻(xiàn)數(shù)據(jù)庫》以及Internet網(wǎng)上的重要源數(shù)據(jù)檢索刊物之一。自辦，國內(nèi)外公開發(fā)行。

主要刊載國內(nèi)外最新的各種微處理器、微控制器、微機(jī)外圍電路、專用電路的發(fā)展動態(tài)、設(shè)計(jì)、測試、開發(fā)與應(yīng)用和微機(jī)系統(tǒng)與微機(jī)軟件的開發(fā)以及微機(jī)在各領(lǐng)域中的應(yīng)用等方面的科技論文。

本刊系雙月刊，大16開本96頁。全年定價(jià)：90.00元。

用戶可直接向天津半導(dǎo)體雜志社訂購(代號：8385)，有漏訂的用戶可直接在我處訂閱。

通訊地址：沈陽市皇姑區(qū)陵園街20號《微處理機(jī)》編輯部 郵編：110032

開 戶：中國電子科技集團(tuán)公司第四十七研究所

賬 號：2100 1423 6010 5000 5715

開戶銀行：建行三臺子支行

Design of the Missing Clock Detector Circuit Based on the Monostable Structure

Li Yuexiang
（The 47th Research Institute of China Electronics Technology Group Corporation,Shenyang 110032,China）

Single-chip microcontroller may be regarded as the sequential logic circuit driven by clock,in which all the work was conducted under the clock signal control.According to the hardware monitoring technology of MCU and reset system,a missing clock detector circuit based on the structural characteristics of monostable is designed，which uses the current source to replace the resistance,and realizes the resistance-capacitance structure of the monostable circuit.After the circuit being powered on,clock rising edge is monitored,which maintains a monostable working state by triggering the clock rising edge.Using the 0.25μm CMOS technology to the simulation,the simulation results show that if the time of the clock holding in high level or low level is greater than 258.4μs,the monostable circuit will time out,and generate a reset singal.The circuit structure is simple,which is easy to integrate in the MCU reset system and can monitor the system missing clock.

Missing Clock;Monostable;Tigger;Microcontroller;Reset system;Clock monitoring

10.3969/j.issn.1002-2279.2017.04.006

TN402

A

1002-2279-（2017）04-0020-03

李月香（1988—），女，遼寧省丹東市（東港）人，助理工程師，主研方向：集成電路技術(shù)研究。

2016-06-15