高速ADC中具有失調(diào)對消的采樣保持電路設計

劉勇聰，王建業(yè)，連 振

（空軍工程大學防空反導學院，西安 710051）

0 引言

超寬帶雷達和通信系統(tǒng)的迅速發(fā)展對模數(shù)轉(zhuǎn)換器（ADC）采樣速率的要求越來越高。而采樣保持電路（THC）可大幅度提高ADC的動態(tài)性能，在設計超高速ADC時，THC是必不可少的部分，其直接決定ADC的采樣速率、帶寬、線性度等性能。隨著采樣速率的增加，ADC內(nèi)部的失調(diào)，尤其是比較器失調(diào)越發(fā)明顯，嚴重影響ADC整體性能，因此，消除ADC高速采樣時的失調(diào)量十分必要。在已有的失調(diào)消除技術(shù)中，文獻［1-2］介紹了電阻平均失調(diào)對消技術(shù)，文獻［3］采用電容平均消除失調(diào)技術(shù)，而文獻［4］則運用綜合電阻、電容平均技術(shù)來消除失調(diào)，文獻［5］采用數(shù)字修調(diào)技術(shù)消除失調(diào)量。本文從THC和比較器結(jié)構(gòu)出發(fā)，通過采樣電容存儲失調(diào)量，來抵消比較器失調(diào)電壓，實現(xiàn)失調(diào)對消。相比于已有的失調(diào)對消技術(shù)，其在電路復雜度上具有明顯優(yōu)勢，減小了物理實現(xiàn)的難度。并且在綜合性能上，也優(yōu)于其他失調(diào)對消技術(shù)。

1 傳統(tǒng)高速ADC中的THC

傳統(tǒng) THC 有閉環(huán)［6］和開環(huán)結(jié)構(gòu)［7］，由于閉環(huán)結(jié)構(gòu)的反饋電路將限制ADC的采樣速度，高速ADC中的THC一般使用如圖1所示的開環(huán)結(jié)構(gòu)：

由S采樣開關(guān)，CH保持電容，輸入緩沖A1與輸出緩沖A2共同構(gòu)成THC。由采樣保持電路陣列組成的預放大電路作為鎖存比較器的前端，可改善ADC對輸入信號的敏感度，減少比較時間，提高速度。傳統(tǒng)Flash ADC前端結(jié)構(gòu)如圖2所示：

傳統(tǒng)ADC結(jié)構(gòu)中，無論是采用電阻，電容平均技術(shù)消除失調(diào)，還是采用數(shù)字修調(diào)技術(shù)，都需要加入復雜的額外電路，物理實現(xiàn)起來較為困難，功耗也會隨之增加。而本文設計的消除失調(diào)的THC在幾乎不增加電路復雜度的前提下，實現(xiàn)了失調(diào)對消，并且加入的開關(guān)電容電路也幾乎不增加功耗。

2 具有失調(diào)對消的THC

2.1 失調(diào)對消原理

在設計傳統(tǒng)THC時，需要考慮線性度。而具有失調(diào)對消的THC在實現(xiàn)高速采樣和保持的同時，由于采用全差分結(jié)構(gòu)，本身就具有高線性度。其基本結(jié)構(gòu)如圖3所示：

不同于傳統(tǒng)的THC，具有失調(diào)對消的THC的保持電容和采樣開關(guān)的位置改變，兩級預放大器不僅可提高比較器鎖存速度，而且可通過時鐘控制采樣開關(guān) S1、S2，實現(xiàn)電路工作相位 φ1，φ2的交替變換從而消除電路的失調(diào)量。相位φ1時，對輸入信號與失調(diào)分量進行采樣放大，而在相位φ2時，只對失調(diào)分量進行反向采樣放大，一個時鐘周期中，相位φ1和φ2的輸出累加便可消去電路的失調(diào)分量，實現(xiàn)失調(diào)對消。

2.2 失調(diào)對消過程

通過電路工作相位交替變換，實現(xiàn)電路失調(diào)對消的具體過程如下：

電路工作在相位φ1時，開關(guān)S1閉合，S2斷開，THC等效電路如圖4所示。THC前級對輸入信號進行采樣放大，后級對失調(diào)信號Vioff進行采樣放大，輸入信號Vin存儲在電容CA1和CA2中，失調(diào)信號Vioff存儲在電容CB1和CB2中。在相位φ1時，輸出Vout為：

當開關(guān)S1斷開，S2閉合，電路工作在相位φ2時，此時THC等效電路如下頁圖5所示。

由于輸入端被短接，此時無信號分量，只對失調(diào)分量Vioff進行采樣，由于Vcm被短接，所采樣的失調(diào)量Vioff被反向放大，后級對φ1時的采樣信號Vin和失調(diào)分量Vioff進行同相傳輸，而對失調(diào)分量Vioff進行反向采樣。相位φ2時，輸出Vout等效為：

當相位φ1，φ2交替變換時，對信號Vin和失調(diào)分量Vioff都可進行放大，而在相位φ2時，只對失調(diào)分量Vioff進行采樣，由于輸入端和Vcm被短接，失調(diào)分量被反向放大，結(jié)合式（1）和式（2）可知，累加之后的Vout變成了：

由式（3）可知，失調(diào)量理論上可被完全消除。

3 失調(diào)對消THC的電路實現(xiàn)方法

前級雙差分輸入放大器的電路組成如圖6所示：

其中，交叉耦合MOS電容的引入可以對消密勒電容，減小輸入阻抗。開關(guān)S1，S2可通過時鐘控制，從而實現(xiàn)相位φ1，φ2的交替變換。

后級差分輸入放大器組成如圖7所示：

其中，S2的加入可以減少S1閉合時，耦合到輸出端的電荷。為提高電路工作速度，開關(guān)S1選擇共源共柵開關(guān)電路［8］，開關(guān)S2的與之對應相位相反。電路實現(xiàn)如圖8所示。

通過改變MOS管M1的柵壓Vg來控制開關(guān)S1。通過引入Cascode結(jié)構(gòu)，可提高M1導通時的電流，加快了后級采樣電容的充電速度。同時，對時鐘信號電壓擺幅的要求也降低了。

4 仿真結(jié)果分析

采用UMC 0.18um CMOS工藝，對應用失調(diào)對消THC的Flash ADC進行輸入為500 mVp-p，頻率為200 MHz～1 000 MHz的信號在2 GHz時鐘頻率進行仿真。由于Flash ADC一個時鐘周期可以完成一次采樣，所以該ADC采樣速率為2 GS/s。圖9表示不同頻率輸入信號下無雜散動態(tài)范圍（SFDR），信號-噪聲和失真比（SINAD）的仿真結(jié)果。

仿真結(jié)果表明，在2 GS/s的采樣速率下，所得出的SFDR基本穩(wěn)定在45.0 dB以上，而SINAD在輸入為700 MHz頻率出現(xiàn)最低值，也能達到33.1 dB。

圖10表示有效位數(shù)（ENOB）在不同輸入頻率下的仿真結(jié)果。

可以看出，不同輸入頻率下的ENOB基本穩(wěn)定在5.4 bits左右。

通過以上仿真結(jié)果可以看出，F(xiàn)lash ADC的動態(tài)性能隨輸入信號的變化而基本保持穩(wěn)定，由此可知失調(diào)分量Voff得到了有效的抑制。

為驗證具有失調(diào)對消THC對Flash ADC動態(tài)性能的提升，選取800 MHz輸入信號時仿真結(jié)果與傳統(tǒng)Flash ADC進行對比，仿真結(jié)果如表1所示：

表1 與傳統(tǒng)THC仿真結(jié)果比較

相比較于傳統(tǒng)ADC，應用失調(diào)對消THC的Flash ADC的SFDR，SINAD分別提高了 8.26 dB，3.14 dB，ENOB也提高了0.52 bits。證實了具有失調(diào)對消THC對高速ADC動態(tài)性能的提高。

與已有的失調(diào)對消技術(shù)進行比較，THC結(jié)構(gòu)對消的方法也具有一定的優(yōu)勢。其仿真動態(tài)性能參數(shù)如表2所示：

表2 與不同失調(diào)對消技術(shù)仿真結(jié)果比較

5 結(jié)論

本文介紹了一種具有失調(diào)對消的THC結(jié)構(gòu)，該THC不僅可提高ADC的動態(tài)性能，而且在實現(xiàn)和功耗上更具有優(yōu)勢。隨著ADC采樣速率不斷地提高，具有失調(diào)對消的THC對進一步提高ADC的采樣速率、動態(tài)性能有著非常重要的意義。對于失調(diào)失配較為嚴重的多通道ADC，具有失調(diào)對消的THC也具有一定的參考意義。

參考文獻：

［1］GUAY N G，HANSEN C W，ROBINSON C D，et al.Improving module temperature measurements using averaging resistive temperature devices［C］//Photovoltaic Specialists Conference（PVSC），2016：3132-3134.

［2］LI X J，YANG Y T，ZHU Z M.A 1.8V 100MS/s 10-bit pipelined folding A/D converter with 9.49 ENOB at nyquist frequency［C］//2011 IEEE 9th International Conference ASIC（ASICON），2012：476-479.

［3］LEE P C，LIN J Y，HSIEH C C.A 0.4 V 1.94 fJ/conversion-step 10 bit750 kS/s SAR ADC with Input-Range-Adaptive Switching ［J］.IEEE Transactions on Circuits and Systems I：Regular Papers，2016，63（12）：2149-2157.

［4］FAN S Q，TANG H，ZHAO H.Enhanced offset averaging technique for flash ADC design ［J］.Tsinghua Science and Technology，2011，16（3）：285-289.

［5］YAOJJ，LIUJ，LEEH.Bulkvoltagetrimmingoffsetcalibration for high-speed flash ADCs ［J］.IEEE Transactions on Circuit sandSystems-II.ExpressBriefs，2010，57（2）：110-114.

［6］BOUVIER Y，OUSLIMANI A，KONCZYKOWSKA A.A 40 GSamples/s InP-DHBT track-and-hold amplifier with high dynamic range and large bandwidth［C］//IEEE，IET International Symposium on Communication Systems，Networks and Digital Signal Processing（CSNDSP），2012：1-4.

［7］LIU Y C，CHANG H Y，HUANG S Y，et al.Design and analysis ofCMOS high-speed high dynamic-rangetrack-and-hold amplifiers［J］.IEEE Transactions on Microwave Theory and Techniques，2015：63（9）：2841-2853.

［8］HEATHER O，ANAND G.A 20 GS/s 1.2 V 0.13 μm CMOS switched cascode track-and-hold amplifier ［J］.IEEE Transactions on Circuits and Systems-II：Express Briefs，2010，57（7）：512-516.

［9］BA-RO-SAIM S，CHANG K L，WAN K，et al.A 6 bit 2 GS/s flash-assisted time-interleaved（FATI）SAR ADC with background offset calibration ［C］//IEEE Asian Solid-State Circuits Conference（ASSCC），2013：281-284.

［10］VASSOU C H，MOUNTRICHAS L，SISKOS S.A NMOS bulk voltage trimming offset calibration technique for a 6-bit 5GS/s flash ADC ［C］//2012 IEEE International Instrumentation and Measurement Technology Conference（I2MTC），2012，pp：13-16.

［11］MARINA Z，SEYED A Z，MARVIN O.Digitally programmable offset compensation of comparators in flash ADCs for hybrid ADC architectures［C］//2015 IEEE 58th International Midwest Symposium on Circuits and Systems（MWSCAS），2015：2-5.