，民鋼，

(西北工業(yè)大學 航天學院，西安 710072)

0 引言

飛控計算機是飛行器的核心組件,負責飛行控制算法、工作時序的調度，控制飛行器完成正常飛行任務,對飛行器性能有很大影響，所以對飛控計算機的測試就顯得尤其重要。目前各類飛行器的飛控計算機硬件測試與軟件測試是分開進行的，飛控計算機生產(chǎn)單位在完成硬件測試后，無法對飛控軟件性能進行測試，需要到總裝廠與傳感器、執(zhí)行機構、安保機構、數(shù)據(jù)鏈等其他飛行器組件完成裝配，組成完整的飛行器后，才能對飛控軟件性能進行系統(tǒng)的全時序測試[1]。如果發(fā)現(xiàn)飛控計算機存在故障，就必須從飛行器上拆下來返廠維修檢測，這樣不僅研制周期較長，而且存在測試過程繁瑣、故障無法準確定位等缺點。

本文設計的飛控計算機硬件及全時序綜合測試裝置，為飛控計算機的全時序測試提供了調試與驗證的環(huán)境[2]，盡可能的模擬了飛控計算機真實的工作環(huán)境，能完成電氣性能、總線通訊、飛行器時序控制及安保裝置電氣性能測試。因此在本裝置的配合下，飛控計算機可以在沒有傳感器、執(zhí)行機構、安保機構、數(shù)據(jù)鏈等設備參與的前提下，在飛控計算機生產(chǎn)單位內就能完成系統(tǒng)在正常工作狀態(tài)下的性能測試，使得硬件測試與全時序測試可以同步進行，縮短研制周期，并更加全面地對飛行器飛控計算機的軟硬件性能進行評估。

本裝置解決了飛控計算機在出廠前只能硬件測試而無法進行全時序測試的問題，方便了飛控軟件的版本管理，具有一定的工程意義。

1 系統(tǒng)主要功能和總體結構設計

1.1 飛控計算機硬件及全時序綜合測試裝置的概念

飛控計算機硬件及全時序綜合測試裝置既不是飛行器的飛控計算機，也不是飛行器總體測試設備，它通過模擬除飛控計算機外包括傳感器、執(zhí)行機構、數(shù)據(jù)鏈、安保機構等在內的飛行器飛控系統(tǒng)組件的時序邏輯和通訊協(xié)議，盡可能的模擬了飛控計算機的真實工作環(huán)境，配合飛行器總體測試設備，很方便的完成飛控計算機的全時序測試。典型飛行器控制艙測試系統(tǒng)框圖如圖1所示，采用本裝置后的飛控計算機測試系統(tǒng)框圖如圖2所示。

圖1 典型飛行器控制艙測試系統(tǒng)框圖

圖2 改進后飛控計算機測試系統(tǒng)框圖

1.2 飛控計算機硬件及全時序綜合測試裝置功能要求

飛控計算機硬件及全時序綜合測試裝置要按照飛行器正常的工作時序，完成供電、通訊、控制、制導及安保機構等工作狀態(tài)的控制，模擬傳感器、執(zhí)行機構、數(shù)據(jù)鏈與飛控計算機的信息交換及時序控制，模擬傳感器、執(zhí)行機構、數(shù)據(jù)鏈等組件的遙測信號輸出[3]。主要完成以下功能：

1)發(fā)送和接收ARINC429信息，模擬傳感器和數(shù)據(jù)鏈的工作時序，完成與飛控計算機的數(shù)據(jù)通訊，實現(xiàn)制導信息的傳輸；

2)模擬輸出LVDS信息, 模擬傳感器、執(zhí)行機構、數(shù)據(jù)鏈的遙測信號輸出，完成與飛行器測試設備的數(shù)據(jù)通訊；

3)發(fā)送和接收RS-422信息，完成與執(zhí)行機構的數(shù)據(jù)通訊，實現(xiàn)控制信息的傳輸；

4)通過接入負載來模擬安保機構工作狀態(tài)；

5) 模擬形成飛行器的各種工作狀態(tài)信息；

1.3 飛控計算機硬件及全時序綜合測試裝置總體結構設計

為滿足飛控計算機硬件及全時序綜合測試裝置對數(shù)據(jù)通訊、工作時序邏輯以及在各種工作狀態(tài)下對飛行器狀態(tài)的模擬，需構建四大模塊，即信號處理模塊、信號接口模塊、電源模塊以及負載模擬模塊。系統(tǒng)總體結構如圖3所示。

圖3 飛控計算機硬件及全時序綜合測試裝置總體結構

信號處理模塊是本裝置的核心模塊，用來處理ARINC429信息，模擬傳感器、執(zhí)行機構和數(shù)據(jù)鏈與飛控計算機通信功能，產(chǎn)生RS-422信息模擬執(zhí)行機構輸出信息，并形成LVDS信息輸出到飛行器測試設備。電源模塊用于向信號處理模塊、信號接口模塊和負載模擬模塊提供工作所需電壓。信號接口模塊主要功能是完成信號調理、隔離，實現(xiàn)外部信號與FPGA可處理的電氣信號之間的轉換。負載模擬模塊利用功率負載模擬安保機構等組件各種工作狀態(tài)所需的工作電流。各模塊信號傳遞關系如圖4所示。

圖4 各模塊信號傳遞關系

2 系統(tǒng)硬件設計

2.1 信號處理模塊硬件設計

信號處理模塊是飛控計算機硬件及全時序綜合測試裝置工作的核心模塊，主要由DSP、FPGA、RS-422協(xié)議接口、ARINC429協(xié)議接口、LVDS協(xié)議接口等組成，完成各種信息的傳輸和處理[4]。信號處理模塊組成框圖如圖5所示。

圖5 信號模擬模塊組成框圖

本文的設計采用DSP+FPGA的結構作為信號處理模塊的核心單元，DSP采用TI公司的TMS320F28335[5]，F(xiàn)PGA采用XILINX公司的XC3S500E。DSP信號處理器作為數(shù)據(jù)和飛控計算機硬件及全時序綜合測試裝置的控制處理中心，使各個部件在它的控制指揮下協(xié)調有序的工作。FPGA作為DSP的一個外設使用,需要完成接收DSP的指令并將與DSP進行數(shù)據(jù)傳輸、配置傳輸協(xié)議、配置數(shù)字輸入輸出端口等任務。工作時DSP通過數(shù)據(jù)、地址總線與FPGA通信，F(xiàn)GPA按照時序邏輯要求控制各接口完成數(shù)據(jù)的收發(fā)。這樣的設計模式能夠充分發(fā)揮FPGA的并行工作能力，節(jié)省DSP內部資源，同時減少了DSP因控制外圍期間所消耗的時間，大大提高了系統(tǒng)的性能[6]。

ARINC429協(xié)議標準采用異步雙極性歸零碼進行數(shù)據(jù)的編碼，并通過雙絞線傳輸。本次設計中采用DEI1016和BD429芯片，DEI1016芯片實現(xiàn)標準429格式的串行數(shù)據(jù)與并行數(shù)據(jù)間的轉化，BD429產(chǎn)生飛控計算機所需的差分電平信號。

LVDS即低電壓差分信號，由美國國家半導體公司提出的一種信號傳輸模式。本次設計采用LVDS差分驅動芯片DS90LV047A將要發(fā)送的信號從TTL邏輯電平轉換到LVDS差分電平，輸出至遙測接口。

RS-422是一種單機發(fā)送、多機接收的單向、平衡傳輸規(guī)范，這種接口具有設計簡單，靈活性大，傳輸距離遠和抗干擾能力強等特點[7]。本次設計采用Max3490作為電平接口芯片，實現(xiàn)FPGA輸出的TTL電平到RS-422標準電平的轉換。

2.2 信號接口模塊硬件設計

FPGA不能直接處理來自飛行器測試設備的外部信號，必須先接入信號接口模塊，完成光電隔離和電氣信號的轉換。這樣使得信號處理模塊完全與外電路隔離，提高了數(shù)字式電路板的抗干擾能力。

在信號接口模塊中，根據(jù)輸入輸出特性的要求，選用兩種型號芯片完成電氣信號隔離。HCPL263L芯片對外部輸入信號進行隔離，6N137芯片對來自FPGA的信號進行隔離。信號接口模塊信號隔離原理如圖6所示。

圖6 信號隔離模塊原理圖

2.3 電源模塊和負載模擬模塊硬件設計

電源模塊通過不同的電源轉換芯片，將外部電源電壓轉換為信號處理模塊、信號接口模塊和負載模擬模塊所需的各種電壓，使各模塊正常工作。負載模擬模塊利用功率負載模擬安保機構等組件各種工作狀態(tài)所需的工作電流，通過繼電器控制輸出高電平或低電平，通過負載電阻產(chǎn)生飛行器工作所需要的電流信號，具體結構如圖7所示。

圖7 電源模塊與負載模擬模塊功能說明

2.4 設計特點與難點

該測試裝置一個重要特點是進行了完備的自檢設計。本裝置通過單刀雙擲開關實現(xiàn)自檢和工作兩種狀態(tài)的切換，當裝置處于自檢狀態(tài)時，會將RS-422、ARINC429以及LVDS等3種類型通訊鏈路的發(fā)送和接收通道形成閉合回路，軟件進入自檢分支，對所有通訊鏈路、數(shù)字量和繼電器進行監(jiān)控,實現(xiàn)對測試裝置的全面自檢測試。該測試裝置另一個特點是能通過預留的串口實現(xiàn)系統(tǒng)軟件的串行加載, 避免在頻繁的拆裝過程中引起接插件的松動或其它組件不必要的損壞，簡化了測試與維修流程。

在測試裝置研制過程中遇到的主要技術難點是與飛行器各組件通訊的實時性問題以及由此引起的ARINC429讀寫沖突的問題。經(jīng)過多次調試與不斷驗證, 通過將FPGA時鐘信號進行不同倍數(shù)的降頻處理,形成與飛行器各組件信息傳輸速率相適應的同步時鐘信號，解決了與各組件實時通訊的問題，并在ARINC429同步信號上升沿和下降沿分別進行讀寫操作，解決了其讀寫沖突的問題又不會對實時性產(chǎn)生影響。測試結果表明采用上述方法后，測試裝置的實時性滿足飛行器各組件實時通訊的要求。

3 系統(tǒng)軟件設計

系統(tǒng)軟件主要包括片上系統(tǒng)軟件和上位機軟件，片上軟件包括DSP軟件及FPGA軟件，上位機軟件用來對整個飛行器測試回路進行數(shù)據(jù)通訊的控制、命令的發(fā)送、數(shù)據(jù)參數(shù)的分析以及圖像的繪制。

FPGA的軟件設計應實現(xiàn)FPGA與DSP通信、ARINC429信息傳輸、LVDS信息傳輸、RS-422信息傳輸以及對數(shù)字輸入輸出口的控制。本文使用ISE Design Suit 14.7作為開發(fā)工具，很方便的實現(xiàn)設計輸入、代碼編寫、庫管理、HDL綜合、仿真、實現(xiàn)和下載，完成FPGA開發(fā)的全過程。編程語言使用VHDL硬件描述語言，主要用于描述系統(tǒng)的結構，行為，功能和接口[8]。VHDL程序實體結構如下所示。

entity test_device is

port(

clk:in std_logic;

dsp_data:inout std_logic_vector(15 downto 0):= "ZZZZZZZZZZZZZZZZ";

dsp_addr:in std_logic_vector(12 downto 0); --DSP地址線

dsp_we: in std_logic_vector(0 downto 0); --DSP寫信號線

dsp_re: in std_logic; --DSP讀信號線

dsp_clk: in std_logic; --DSP輸出的時鐘

lvds_tx: out std_logic; --LVDS發(fā)送線

lvds_rx: in std_logic; --LVDS接收線

L422_tx: out std_logic; -- 422發(fā)送線

L422_rx: in std_logic; --422接收線

data_fpga2429 : inout std_logic_vector(15 downto 0); --429數(shù)據(jù)總線

bus_429_dir: out std_logic;

bus_429_state: out std_logic;

);

end test_device;

DSP主要完成與FPGA的數(shù)據(jù)通信，根據(jù)控制信號和時序要求控制數(shù)據(jù)的收發(fā)，實現(xiàn)對整個系統(tǒng)的控制。本文使用TI公司的Code Composer Studio 6.0作為DSP開發(fā)工具，采用C語言完成代碼編寫[9]。

吸收當今先進的嵌入式程序設計思想，在硬件配置、軟件設計上與物理系統(tǒng)保持一致性，并實現(xiàn)系統(tǒng)的應用平臺功能。將飛行器飛控計算機測試系統(tǒng)的各分系統(tǒng)按模塊化細分，提高模型組合的靈活性，軟件設計與此相適應，用戶可以更加積極、主動 地介入仿真過程，控制和管理運行策略，充分發(fā)揮計算機的高速度、大容量優(yōu)勢和用戶的分析、判斷能力。

遵循軟件系統(tǒng)的設計思想，設計目標、任務要求和對象特點，設計方法采用以下所述的技術途徑和措施實現(xiàn)。

1)模塊化

將系統(tǒng)劃分為眾多子模塊的集成，各子模塊把數(shù)學模型、仿真運算、I/O管理，響應封裝在自身內部。

2)結構化

采用層次結構化設計，分為管理層、基礎層和功能層，每個層次由若干子模塊構成，并支撐下一層次?；A層提供通用的數(shù)學庫、數(shù)據(jù)庫、工具庫和算法庫，文件 I/O。功能層由各個計算模塊構成，由相應的數(shù)據(jù)結構和消息回調函數(shù)支持，完成數(shù)學模型的計算。結構化層次關系參見圖8。

圖8 結構化層次關系圖

4 測試結果分析

完成系統(tǒng)的軟硬件設計后，為檢驗所設計裝置的功能，對LVDS、ARINC429以及RS-422三種數(shù)據(jù)鏈路的信號分別進行測量，實際波形如圖9所示。

圖9 LVDS、ARINC429與RS-422波形圖

測量結果表明，實際數(shù)據(jù)波形符合信號傳輸協(xié)議的要求，運行穩(wěn)定可靠，硬件鏈路通訊正常，滿足提出的功能需求。

由于LVDS、ARINC429及RS-422數(shù)據(jù)鏈路實現(xiàn)了對傳感器、執(zhí)行機構、安保機構、數(shù)據(jù)鏈等飛行器組件的模擬，從而構建出整體測試環(huán)境，故在常溫條件下采用本裝置對十臺飛控計算機進行了全時序測試。

為進一步驗證本裝置全時序測試功能，將十臺飛控計算機分別置于振動條件、高溫條件及低溫條件下，采用本裝置對其進行多次測試。

測試結果表明該裝置在功能、性能、實時性等方面滿足測試要求，各信號接口數(shù)據(jù)傳輸準確無誤，驗證了本文設計方案的有效性，并在實際科研生產(chǎn)中取得了較好的應用效果。

5 結束語

本文設計了基于DSP和FPGA的飛控計算機硬件及全時序綜合測試裝置，充分利用了DSP的高處理速度、外設資源、可擴展的片外存儲空間以及FPGA高速靈活的硬件配置結構[10]，軟件設計采用模塊化的編程思想，系統(tǒng)的實時性滿足飛控計算機的測試要求，而且可靠性強,通用性好，價格便宜，方便攜帶，適用于各種飛控計算機信號的處理和檢測，實現(xiàn)了出廠前飛控計算機硬件與全時序綜合測試，并且本論文提出的方法可以應用于各類飛控計算機的測試。

參考文獻：

[1]黃永飛,彭欣潔. 導彈飛控系統(tǒng)測試技術[J].彈箭與制導學報,2009,29(1):65-67.

[2]祝艷蘇. 導彈測試設備通用調試與驗證平臺研制[D]. 哈爾濱：哈爾濱工業(yè)大學,2015.

[3]劉鑒瑩. 導彈飛控組件綜合性能測試系統(tǒng)的設計與實現(xiàn)[J].彈箭與制導學報,2007,27(5):68-70.

[4]閆 捷,徐曉蘇,李 瑤,等.基于DSP與FPGA的嵌入式組合導航計算機系統(tǒng)設計[J].測控技術,2013, 32(12):61-64.

[5]TEXAS INSTRUMENTS.TMS320F28335 Digital Signal Controllers (DSCs) Data Manual[Z].2010.

[6]何航峰. 以DSP為核心的彈載計算機系統(tǒng)的設計[D]. 南京：南京航空航天大學,2013.

[7]高 敏,任海龍,楊 芳,等. 基于DSP+FPGA的彈載計算機設計[J].計算機測量與控制,2014,22(12):3995-3997.

[8]姜雪松,吳鈺淳,王 鷹. VHDL設計實例與仿真(4版)[M].北京：機械工業(yè)出版社,2007.

[9]符 曉,朱洪順. TMS320F2833xDSP應用開發(fā)與實踐(1版)[M].北京: 北京航空航天大學出版社,2013.

[10]聶宜云,孟凡軍,顏肖平. 基于DSP+FPGA架構的嵌入式運動控制平臺設計[J]. 測控技術,2015,34(5):69-71.