孫國營

(1.北京全路通信信號研究設(shè)計(jì)院集團(tuán)有限公司，北京 100070；2.北京市高速鐵路運(yùn)行控制系統(tǒng)工程技術(shù)研究中心，北京 100070)

1 概述

作為鐵路信號基礎(chǔ)裝備，軌道電路系統(tǒng)的基本功能是區(qū)段空閑占用檢查，特殊體制的軌道電路系統(tǒng)還可以作為傳輸通道向車載設(shè)備發(fā)送控車命令、完成鋼軌電氣斷離檢查。如圖1所示，軌道電路系統(tǒng)完成上述功能時，需要利用發(fā)送器向鋼軌發(fā)送特殊信號，如ZPW-2000系列發(fā)送器向鋼軌發(fā)送FSK調(diào)制信號，在軌道電路接收端檢查FSK信號的特征，據(jù)此進(jìn)行空閑占用檢查、斷軌檢查。

圖1 軌道電路系統(tǒng)組成Fig.1 Composition of track circuit system

由上述分析可知，發(fā)送器在軌道電路系統(tǒng)中有舉足輕重的作用。為滿足傳輸距離的要求，在軌道電路系統(tǒng)中對發(fā)送器輸出信號的功率具有較高要求，例如ZPW-2000A發(fā)送器的輸出功率達(dá)到105 W以上。因此，在發(fā)送器末級需要采用功率放大器進(jìn)行功率放大。傳統(tǒng)上軌道電路發(fā)送器采用乙類功率放大技術(shù)，理論效率為78%左右，實(shí)際電路受元器件非理想化的影響，效率僅為50%左右，發(fā)熱量大，需要較大面積的散熱片。

此外，為了滿足不同傳輸條件的需求，發(fā)送器輸出電壓需要是現(xiàn)場可配置的。一般做法是采用可變匝比的變壓器實(shí)現(xiàn)，該配置過程需要人工手動調(diào)整配線，導(dǎo)致現(xiàn)場開通調(diào)試工作量大，臨時應(yīng)急調(diào)整時操作繁瑣。

數(shù)字功放中的放大元件處于開關(guān)工作狀態(tài)，無信號輸入時放大器處于截止?fàn)顟B(tài)，不耗電；工作時，靠輸入信號讓晶體管進(jìn)入飽和狀態(tài)，晶體管相當(dāng)于一個接通的開關(guān)，把電源與負(fù)載直接接通。理想晶體管沒有飽和壓降而不耗電，在理想情況下，數(shù)字功放的效率可達(dá)100%。實(shí)際上晶體管總會有很小的飽和壓降而消耗部分電能，但這種耗電只與管子的特性有關(guān)，與信號大小無關(guān)，所以特別適用于超大功率的場合。

如圖2所示，數(shù)字功放的第一部分為調(diào)制器，最簡單的只需用運(yùn)放構(gòu)成比較器即可完成。將輸入信號與三角波相比較，其輸出的波形就是一個脈沖寬度被輸入信號幅度調(diào)制后的波形，稱為脈寬調(diào)制（Pulse Width Modulation，PWM）或脈沖持續(xù)時間調(diào)制（Pulse Duration Modulation，PDM）波形。

第二部分是H橋電路，實(shí)現(xiàn)一個脈沖控制的大電流開關(guān)放大器，把比較器輸出的PWM信號變成高電壓、大電流的大功率PWM信號。

圖2 數(shù)字功放的原理框圖Fig.2 Schematic diagram of digital power amplifier

第三部分需把大功率PWM波形中的調(diào)制信息還原出來，用一個LC低通濾波器實(shí)現(xiàn)此功能。各節(jié)點(diǎn)上的信號波形如圖3所示。

圖3 數(shù)字功放關(guān)鍵節(jié)點(diǎn)上的信號波形Fig.3 Waveform of key nodes of digital power amplifier

2 基于數(shù)字功放的發(fā)送器設(shè)計(jì)

2.1 總體架構(gòu)

基于數(shù)字功放的軌道電路發(fā)送器總體架構(gòu)設(shè)計(jì)如圖4所示。

圖4 基于數(shù)字功放的發(fā)送器架構(gòu)Fig.4 Transmitter architecture based on digital power amplifier

雙CPU構(gòu)成取2安全架構(gòu)，可編程邏輯器件FPGA在CPU的控制下工作，生成數(shù)字FSK信號并完成圖2中調(diào)制器的功能。

采用集成芯片形式的數(shù)字功放完成功率放大，該芯片集成有H橋及其驅(qū)動電路。

采用LC形式的濾波器完成低通濾波。

采用變壓器實(shí)現(xiàn)發(fā)送器與外部設(shè)備的隔離。該變壓器中的一個抽頭用于輸出回檢信號。通過2套回檢調(diào)理電路，將功放輸出信號轉(zhuǎn)換為CPU能夠直接識別的信號量。

雙CPU對回檢信號的特征進(jìn)行檢查，若與預(yù)期特征不符，則通過控制安全與門切斷PWM方波信號以及DC/DC電源中的開關(guān)信號，數(shù)字功放芯片因失去驅(qū)動信號及供電將停止輸出，系統(tǒng)導(dǎo)向發(fā)送器的安全側(cè)。

2.2 FPGA軟件設(shè)計(jì)

圖4所示系統(tǒng)架構(gòu)中，F(xiàn)PGA承擔(dān)兩個重要功能：一是生成FSK信號，二是完成PWM調(diào)制。其軟件架構(gòu)設(shè)計(jì)如圖5所示。

圖5 FPGA軟件架構(gòu)Fig.5 Software architecture in FPGA

利用直接數(shù)字頻率合成（Direct Digital Synthesizer，DDS）技術(shù)生成數(shù)字FSK信號，將FSK信號上下邊頻信息轉(zhuǎn)換為兩個相位增量控制字并按照低頻周期進(jìn)行切換。

為節(jié)省查找表對RAM資源的需求量，采取兩方面的措施：一是降低相位量化精度，對相位累加結(jié)果進(jìn)行截位處理；二是使用1/4查找表，通過運(yùn)算獲得整個周期的幅度值。

為降低因相位截取引起的信號雜散，截位之前在相位累加結(jié)果的基礎(chǔ)上疊加一個m序列。

最后，通過比較器完成三角波與FSK信號的幅度比較，即完成PWM調(diào)制。

2.3 數(shù)字功放芯片選型

圖4中數(shù)字功放芯片包含H橋及其驅(qū)動器。從原理上，H橋及其驅(qū)動器可以采用分立元器件進(jìn)行搭建，但需要解決的問題很多。典型問題有同一橋臂上兩個開關(guān)管打開、關(guān)閉動作的匹配性，若兩個開關(guān)管打開、關(guān)閉動作不匹配，可導(dǎo)致電源瞬間短接到地，增加功耗或者損傷電源。為避免該問題，用分立元器件搭建時，一般采用增加死區(qū)時間的方法，但死區(qū)時間的存在會惡化輸出信號雜散。

為克服分立元器件搭建電路時，功放性能提升有限的困局，本設(shè)計(jì)采用集成式數(shù)字功放芯片TAS5622A，芯片的高性能、高集成度保證了設(shè)計(jì)的質(zhì)量，確保系統(tǒng)效率達(dá)到85%、雜散抑制達(dá)到40 dB以上，達(dá)到性價比最優(yōu)化。

TAS5622A使用大型 MOSFET 提升功率轉(zhuǎn)換效率，并采用新型柵極驅(qū)動方案，降低空閑狀態(tài)下和輸出信號較低時的損耗，從而減小散熱器尺寸；該器件使用獨(dú)特的預(yù)鉗位輸出信號來控制G類電源。這一優(yōu)勢與TAS5622A的低空閑損耗和高功率效率相結(jié)合，確保實(shí)現(xiàn)轉(zhuǎn)換效率的最大化。

2.4 功出電壓數(shù)控調(diào)整

本設(shè)計(jì)中的數(shù)字功放采用PWM調(diào)制，這是一種對模擬信號電平進(jìn)行數(shù)字編碼的方法，通過調(diào)制方波的占空比來對一個具體模擬信號電平進(jìn)行編碼，即PWM方波的占空比含有模擬信號的電平信息。

如圖5所示，F(xiàn)PGA軟件進(jìn)行PWM調(diào)制時，固定三角波的幅度，通過調(diào)整FSK信號的幅度，即可改變PWM信號的占空比，進(jìn)而實(shí)現(xiàn)功放輸出電壓的調(diào)整。

這種方式實(shí)現(xiàn)功出電壓的數(shù)控調(diào)整，避免了傳統(tǒng)上通過調(diào)整變壓器抽頭實(shí)現(xiàn)變比調(diào)整進(jìn)而實(shí)現(xiàn)功出電壓調(diào)整的人工操作方式，為實(shí)現(xiàn)軌道電路設(shè)備的數(shù)字化、智能化奠定基礎(chǔ)。

2.5 電磁兼容設(shè)計(jì)

數(shù)字功放采用PWM調(diào)制方式，功放管工作在開關(guān)狀態(tài)，且PWM方波的電流大、幅度高，不可避免存在EMC問題，且主要體現(xiàn)為EMI問題。從輻射和傳導(dǎo)兩個方面采取以下措施予以解決：

1）采用雙重屏蔽加接地技術(shù)。數(shù)字功放模塊及為其供電的DC/DC電源均采用金屬屏蔽殼封裝，發(fā)送器整機(jī)采用金屬網(wǎng)罩并接地，通過這種雙層屏蔽方式，保證系統(tǒng)輻射發(fā)射性能滿足要求；

2）在供電口以及功放輸出口根據(jù)實(shí)測數(shù)據(jù)有針對性地使用EMI濾波電路，消除傳導(dǎo)發(fā)射及部分輻射發(fā)射；

3）采用集成式數(shù)字功放核心電路，并采用合理的布局布線，是保證EMC性能的關(guān)鍵，該方案的EMC性能遠(yuǎn)優(yōu)于采用分立元件搭建的H橋電路及驅(qū)動電路。

2.6 安全性設(shè)計(jì)

發(fā)送器是軌道電路系統(tǒng)中的關(guān)鍵部件，其輸出信號的頻率特性和幅度承擔(dān)著安全功能，必須符合故障導(dǎo)向安全的設(shè)計(jì)原則，其安全側(cè)為停止輸出信號。

圖4所示基于數(shù)字功放的發(fā)送器采用反應(yīng)型故障安全架構(gòu)，雙CPU通過獨(dú)立的回檢電路檢查功放輸出信號，當(dāng)檢測到輸出信號的特征不滿足安全要求時，通過切斷動態(tài)方波的方式關(guān)閉安全與門輸出，其中安全與門是固有故障-安全電路。

安全與門的輸出用作數(shù)字信號傳輸通道上的供電電源，當(dāng)安全與門關(guān)閉輸出時，因失去供電，數(shù)字信號無法傳輸?shù)胶蠹墸摴╇婋娐啡鐖D6所示。

圖6 采用安全與門供電的數(shù)字信號傳輸通道Fig.6 Digital signal transmission channel using Safety-And-Gate power supply

在圖4所示發(fā)送器架構(gòu)圖中，上述數(shù)字信號傳輸通道應(yīng)用在以下兩個信號通道上：

1）FPGA輸出的含有發(fā)送器輸出信號信息的PWM信號；

2）DC/DC電源中的開關(guān)信號。

當(dāng)安全與門停止輸出時，含有發(fā)送器輸出信號信息的PWM信號無法到達(dá)功放芯片，功放芯片沒有驅(qū)動信號；DC/DC電源失去開關(guān)信號，此時電源無輸出，功放芯片沒有供電電源。通過這種雙重“切斷”方式，即使采用集成芯片，也能保證在檢測到安全相關(guān)故障時，發(fā)送器能夠?qū)虬踩珎?cè)。

3 結(jié)論

描述基于數(shù)字功放的軌道電路發(fā)送器，其功率轉(zhuǎn)換效率可達(dá)85%，減少了發(fā)熱量，同等輸出功率條件下，散熱片面積可減少50%；實(shí)現(xiàn)功出電壓數(shù)控調(diào)整，改變了傳統(tǒng)發(fā)送器需要人工修改配線實(shí)現(xiàn)電壓調(diào)整的低效率方式。

通過合理的電磁兼容設(shè)計(jì)，確保系統(tǒng)的可用性；通過嚴(yán)格的故障-安全設(shè)計(jì)，確保系統(tǒng)的安全性；通過軌道電路系統(tǒng)功能測試及設(shè)備高溫拷機(jī)測試，驗(yàn)證所設(shè)計(jì)的基于數(shù)字功放的軌道電路發(fā)送器具有可行性，達(dá)到工程應(yīng)用條件。