弭 艷 張紅霞 馬兵兵 任仲強(qiáng)

?

一種姿軌控發(fā)動機(jī)控制監(jiān)測系統(tǒng)的設(shè)計

弭 艷 張紅霞 馬兵兵 任仲強(qiáng)

（北京航天動力研究所，北京 100076）

為滿足某型姿軌控動力系統(tǒng)熱試車需求，研制了一種基于DSP+FPGA的姿軌控發(fā)動機(jī)控制監(jiān)測系統(tǒng)。采用模塊化設(shè)計，主處理器采用DSP指令及數(shù)據(jù)分析，各功能模塊采用FPGA進(jìn)行PCI總線管理和模塊功能實現(xiàn)，各功能模塊獨(dú)立工作、自主采集或程序發(fā)控。通過分立式多核心并行處理架構(gòu)的軟件方案，綜合運(yùn)用手動、時序和自動發(fā)控方式,實現(xiàn)了54路閥門控制及64路信號同步采集、實時分析存儲。該系統(tǒng)已多次用于全系統(tǒng)熱試車及總裝測試，滿足總體要求，性能穩(wěn)定可靠，操作使用方便，有效降低了姿軌控動力系統(tǒng)試驗成本，具有較高的實用性和推廣價值。

姿軌控發(fā)動機(jī)；控制監(jiān)測系統(tǒng)；DSP；FPGA

1 引言

某大型姿軌控動力系統(tǒng)結(jié)構(gòu)復(fù)雜，控制測試需求多樣，主要特點(diǎn)和需求包括：

a. 控制功能：主要包括解析姿軌控動力系統(tǒng)工作時序圖，按照工作時序輸出電磁閥控制信號，調(diào)整動力系統(tǒng)工作狀態(tài)及管路閥控制?？刂乒δ芤罂煽啃愿?，程序執(zhí)行時間誤差小于0.5ms。

b. 參數(shù)采集功能：實時采集電壓、電流、壓力、溫度、開關(guān)狀態(tài)等信號，64路采樣通道，電流及壓力采樣頻率大于10kHz，且精度要求達(dá)到1‰F·S。

c. 實時顯示及記錄功能：數(shù)據(jù)實時采集、傳輸、存儲、抽樣顯示等，且數(shù)據(jù)傳輸存儲速率不小于40Mb/s，實時抽樣顯示數(shù)據(jù)率不小于8Mb/s，且能夠智能識別記錄異常狀態(tài)。

d. 系統(tǒng)自檢功能：主要包括自檢系統(tǒng)控制驅(qū)動功能；自檢電流采集功能，并校驗精度；自檢壓力傳感器測量功能。

當(dāng)前，通過計算機(jī)控制和高性能的測試采集設(shè)備組成一種控制監(jiān)測系統(tǒng)來滿足上述特點(diǎn)和需求已成為主流方向[1]。因此，采用了基于DSP+FPGA的PCI總線架構(gòu)，PCI（peripheral component interconnection）總線可滿足高速數(shù)據(jù)實時傳輸、大數(shù)據(jù)量的需求，具有可靠性強(qiáng)、成本低及兼容性好等特點(diǎn)[2，3]。

2 系統(tǒng)組成及原理

系統(tǒng)的整體技術(shù)方案與工作原理：采用基于DSP+FPGA的PCI總線架構(gòu)的硬件方案及分立式多核心并行處理架構(gòu)的軟件方案，通過模塊化設(shè)計，主處理器采用DSP系統(tǒng)通訊、控制指令及數(shù)據(jù)分析，各功能模塊采用FPGA進(jìn)行PCI總線管理、邏輯轉(zhuǎn)換和模塊功能實現(xiàn)，各功能模塊相互獨(dú)立。

按照功能主要分為數(shù)據(jù)處理分析顯示子系統(tǒng)、系統(tǒng)控制子系統(tǒng)、參數(shù)測量子系統(tǒng)、發(fā)動機(jī)控制子系統(tǒng)、電源子系統(tǒng)和自檢子系統(tǒng)，如圖1所示。

圖1 系統(tǒng)結(jié)構(gòu)框圖

a. 數(shù)據(jù)處理分析顯示子系統(tǒng)：完成測試參數(shù)設(shè)置、測試時序下載、測試數(shù)據(jù)存儲顯示及智能分析判別等，由上位機(jī)軟件實現(xiàn)。

b. 系統(tǒng)控制子系統(tǒng)：完成測試系統(tǒng)的控制、數(shù)據(jù)傳輸管理及其他模塊的讀寫控制。

c. 參數(shù)測量子系統(tǒng)：電磁閥電流測量模塊完成64路電磁閥電流的采集；溫度/壓力傳感器測量模塊完成傳感器的測量；開關(guān)量測量模塊完成發(fā)動機(jī)內(nèi)部通斷信號的測量。

d. 發(fā)動機(jī)控制子系統(tǒng)：I/O控制模塊，完成輸出I/O信號控制地面控制器驅(qū)動相應(yīng)的發(fā)動機(jī)電磁閥，從而實現(xiàn)對發(fā)動機(jī)工作狀態(tài)的控制；地面控制器，通過在I/O控制模塊輸出的I/O信號的控制下驅(qū)動發(fā)動機(jī)電磁閥。

e. 電源子系統(tǒng)：28V電源為地面控制器供電，同時作為電磁閥驅(qū)動電源；15V線性電源作為I/O控制模塊控制輸出的信號，輸出到地面控制器控制電磁閥驅(qū)動信號的輸出。

f. 自檢子系統(tǒng)：等效模擬某姿軌控發(fā)動機(jī)電氣特性，通過自檢系統(tǒng)控制驅(qū)動功能、壓力傳感器測量功能、電流采集功能及精度校驗，確保測試系統(tǒng)與發(fā)動機(jī)連接前自身狀態(tài)完好。

3 系統(tǒng)關(guān)鍵硬件設(shè)計

3.1 主控模塊

圖2 主控模塊原理圖

主控模塊由主控處理器和通訊驅(qū)動電路組成，電路原理如圖2所示。

主控處理器DSP選用TMS320C6747，具有浮點(diǎn)運(yùn)算功能，集成豐富的通訊總線接口，可方便與外部設(shè)備通訊，兩個32位同步/異步復(fù)用外部存儲擴(kuò)展總線可便于存儲擴(kuò)展和總線擴(kuò)展，擴(kuò)展總線速率可到100Mb/s，滿足系統(tǒng)的數(shù)據(jù)傳輸要求[4，5]。

FPGA選用XC6SLX45，用于擴(kuò)展控制總線的邏輯轉(zhuǎn)換，通過PCI總線連接到各功能模塊，并控制各功能模塊間的切換；另外通過CAN總線接口控制器及隔離CAN總線收發(fā)器預(yù)留了CAN總線接口[6，7]。

以太網(wǎng)接口電路能夠自適應(yīng)10/100M速率的網(wǎng)絡(luò)環(huán)境。3.3V和5V電平轉(zhuǎn)換電路選用SN74LV4T125，具有4個電平轉(zhuǎn)換通道。數(shù)據(jù)存儲選用NOR Flash SST39VF320，容量為32Mb。

3.2 測量模塊

圖3 測量模塊原理圖

測量模塊主要由采樣控制器、SPI隔離電路、多通道AD、可編程恒流源及數(shù)據(jù)緩存器組成，電路原理如圖3所示。

采樣控制器FPGA選用XC6SLX45，用于控制AD采樣電路，并完成采樣數(shù)據(jù)到主控模塊的數(shù)據(jù)傳輸。采樣數(shù)據(jù)輸出經(jīng)SPI總線，通過SPI總線隔離電路與采樣控制器FPGA互聯(lián)。

AD采樣電路包括用于電磁閥電流信號測量的ADAS3022和用于鉑電阻和壓力傳感器電壓信號測量的ADS1248。

ADAS3022是4通道差分16位1000kHz采樣電路，集成了高阻抗信號調(diào)理電路，可滿足大多數(shù)傳感器輸出接口[8]。在全溫范圍內(nèi)，采樣穩(wěn)定輸出的精度有效位數(shù)可到14.5位，在0～5V范圍內(nèi)，滿足±1‰F·S的設(shè)計要求。采樣頻率可通過FPGA調(diào)節(jié)，調(diào)節(jié)范圍最大可到1000kHz。1個板卡采用9片，2塊板卡可完成72路采樣。其中64路提供外部模擬信號采集，3路電源電壓采集，剩余5路備份。

ADS1248是4通道差分輸入24位AD采樣電路，采樣率可達(dá)2kHz，通過集成高精度匹配恒流源可完成鉑電阻測量和壓力傳感器電壓測量[9]。1片AD可完成2路鉑電阻測量和2路壓力傳感器電阻電壓測量。采用6片可完成12路鉑電阻測量和12路壓力傳感器測量。鉑電阻與AD采樣電路的連接采用比例式配置，可消除恒流源電流值的絕對誤差和噪聲，附加2路高度匹配的恒流源，可消除電阻測量中由于傳感器引線電阻引起的誤差。測量精度主要取決于偏置電阻的精度，偏置電阻選用RM型片式合金鉑固定電阻器，電阻誤差小于±0.01%，電阻溫度系數(shù)小于±2×10-6/K[10]。

可編程恒流源選用LT3902，輸入電壓可到20V，輸入電壓與負(fù)載電壓的電壓差1.2V，輸出電流范圍0.5～200mA，可滿足1.5mA壓力傳感器電流驅(qū)動需求。

數(shù)據(jù)緩存采用4片512K×32bit SRAM，按照2kHz采樣率計算，一個模塊32路，每秒數(shù)據(jù)量64K×16bit，1片SRAM可緩存16s數(shù)據(jù)，4片SRAM可緩存48s的數(shù)據(jù)。

3.3 控制模塊

I/O控制模塊主要由I/O控制器、OC門輸出電路、SRAM存儲器和直流輸出控制電路組成。由1片OC門電路和直流輸出控制電路組成的原理框圖如圖4所示。其中，I/O控制器FPGA選用XC6SLX45，用于控制I/O信號輸出。

圖4 I/O控制模塊原理圖

電壓轉(zhuǎn)換電路選用SN54LS06，具有集電極開路輸出，輸出電壓最大可到30V。一塊模塊選用9片電路產(chǎn)生54通道輸出。

輸入0～15V直流電壓通過固態(tài)繼電器控制開關(guān)，輸出54路0～15V直流電壓，同時0～15V直流電壓經(jīng)過信號調(diào)理電路采樣調(diào)節(jié)后輸出0～5V直流信號供控制電路采樣，固態(tài)繼電器的控制信號由1路反相器控制。

4 系統(tǒng)關(guān)鍵軟件設(shè)計

4.1 系統(tǒng)嵌入式軟件

系統(tǒng)嵌入式軟件包括1個DSP嵌入式軟件和5個FPGA嵌入式軟件，主控通訊DSP軟件通過USB接口或以太網(wǎng)接口與工控機(jī)通訊，系統(tǒng)總線分配FPGA軟件把DSP軟件訪問的地址映射為外部功能模塊對應(yīng)的地址范圍，其他FPGA軟件分別實現(xiàn)電磁閥電流測量、電阻/傳感器測量、開關(guān)量測量及I/O輸出控制等。

4.1.1 主控通訊DSP軟件

主控通訊DSP軟件通過USB接口或以太網(wǎng)接口接收工控機(jī)的控制指令，并按照控制指令要求通過PCI總線訪問外部功能模塊，實時將獲取的測量數(shù)據(jù)按照與上位機(jī)約定的通訊協(xié)議發(fā)送給工控機(jī)存儲、顯示和處理。

軟件由通訊接口模塊、中斷模塊和數(shù)據(jù)處理模塊三部分組成。其中，通訊接口模塊主要用于初始化USB接口和以太網(wǎng)接口，并通過這兩個接口與工控機(jī)交互數(shù)據(jù)；中斷模塊主要用于從通訊接口模塊接收監(jiān)控計算機(jī)的控制數(shù)據(jù)，并傳遞給數(shù)據(jù)處理模塊，同時把數(shù)據(jù)處理模塊產(chǎn)生的數(shù)據(jù)發(fā)送到通訊接口模塊；數(shù)據(jù)處理模塊主要用于根據(jù)中斷模塊接收上位機(jī)的控制指令并讀/寫數(shù)據(jù)及處理操作。軟件工作流程如圖5所示。

圖5 主控通訊DSP軟件程序流程圖

軟件設(shè)計過程中采用了DSP并行優(yōu)化編程技術(shù)，充分利用DSP的8條流水線通道的并行處理能力，實現(xiàn)了包括數(shù)據(jù)變換、組幀、傳輸操作在內(nèi)的40Mb/s的數(shù)據(jù)吞吐量。而未采取并行優(yōu)化編程技術(shù)的情況下，數(shù)據(jù)吞吐量不到5Mb/s。

4.1.2 I/O輸出控制FPGA軟件

I/O輸出控制FPGA軟件用于從系統(tǒng)總線上接收來自于主控通訊DSP軟件控制指令，并根據(jù)指令輸出相應(yīng)的I/O控制信號給地面控制器。設(shè)置過程分為手動和自動，在手動模式下，按照主控通訊DSP軟件的設(shè)置，控制相應(yīng)的I/O輸出通道的狀態(tài)；在自動模式下，按照預(yù)先設(shè)置的程序，自動設(shè)置I/O輸出通道的狀態(tài)。

軟件由總線控制模塊、RAM控制模塊和I/O輸出流程控制模塊組成。其中，總線控制模塊從系統(tǒng)總線接收指令并把相應(yīng)的指令傳遞給RAM控制模塊和I/O輸出流程控制模塊，同時把相關(guān)模塊的狀態(tài)發(fā)送到系統(tǒng)總線上；RAM控制模塊從總線控制模塊接收指令，并按照指令把從總線控制模塊接收的“程序”數(shù)據(jù)存儲在RAM內(nèi)，或者把“程序”數(shù)據(jù)發(fā)送到I/O輸出流程控制模塊；I/O輸出流程控制模塊從總線控制模塊接收指令，并按照指令執(zhí)行“手動”I/O輸出或從RAM控制模塊讀取“程序”數(shù)據(jù)，同時按照“程序”執(zhí)行相應(yīng)的I/O輸出。軟件工作流程如圖6所示。

圖6 I/O輸出控制FPGA軟件程序流程圖

4.2　系統(tǒng)上位機(jī)軟件

上位機(jī)軟件采用Visual Studio開發(fā)環(huán)境，開發(fā)語言采用C#。按模塊劃分，上位機(jī)軟件程序主要由自檢、輸入處理、通信控制、數(shù)據(jù)處理與判斷、數(shù)據(jù)顯示、保存、回放等幾個軟件模塊組成；按功能劃分，軟件包含9個獨(dú)立界面及若干后臺線程，如圖7所示。

圖7 上位機(jī)軟件架構(gòu)

設(shè)計時采用通訊、存儲、操作和顯示相互獨(dú)立的模塊化設(shè)計；各個功能模塊單獨(dú)驗證，最后將模塊整合，對測試、采集、發(fā)控等功能綜合測試。軟件支持多個界面同時開啟、同步更新，關(guān)鍵功能（如USB通訊、數(shù)據(jù)存儲等）均運(yùn)行在獨(dú)立的后臺工作線程上，軟件運(yùn)行期間后臺工作持續(xù)有效。系統(tǒng)控制與數(shù)據(jù)處理采用多線程結(jié)構(gòu)，配合工控機(jī)的固態(tài)硬盤，實現(xiàn)了達(dá)到40Mb/s的數(shù)據(jù)實時存儲和抽樣顯示。并利用波形特征搜索技術(shù)，實現(xiàn)了測試數(shù)據(jù)中數(shù)據(jù)變化規(guī)律的智能匹配識別。

5　試驗結(jié)果與分析

該系統(tǒng)已多次用于全系統(tǒng)熱試車及總裝測試，性能穩(wěn)定可靠，功能完善，能夠解析姿軌控發(fā)動機(jī)的工作時序，可實現(xiàn)不同任務(wù)中姿軌控發(fā)動機(jī)的電磁閥、傳感器、控制器等部件的測試，完成全系統(tǒng)熱試車。軟件運(yùn)行穩(wěn)定，數(shù)據(jù)采集精度高，系統(tǒng)控制與數(shù)據(jù)存儲、處理獨(dú)立運(yùn)行，無丟幀與誤碼的現(xiàn)象發(fā)生，各項功能技術(shù)指標(biāo)滿足型號研制及使用要求。

6 結(jié)束語

該系統(tǒng)采用基于DSP+FPGA的PCI總線架構(gòu)的硬件方案及分立式多核心并行處理架構(gòu)的軟件方案，系統(tǒng)研制過程中通過模塊化設(shè)計，主處理器采用DSP指令及分析數(shù)據(jù)，各功能模塊采用FPGA進(jìn)行PCI總線管理和模塊功能實現(xiàn)，獨(dú)立工作。擁有54路閥門控制能力，綜合運(yùn)用手動、時序和自動控制方式，64路信號同步采集、實時分析存儲能力。可在姿軌控發(fā)動機(jī)的組件級、分系統(tǒng)級、系統(tǒng)級等各個層級開展測試，系統(tǒng)性能穩(wěn)定可靠，操作使用方便，有效降低了姿軌控動力系統(tǒng)試驗成本。

1 程進(jìn)軍，肖明清，劉帥，等. 某型發(fā)動機(jī)自動測試系統(tǒng)設(shè)計與實現(xiàn)[J]. 計算機(jī)測量與控制，2016(2)：61～63

2 譚博釗，徐元軍，單濤，等. PCI總線接口技術(shù)及其在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用[J]. 電子技術(shù)應(yīng)用，2002(1)：21～23

3 林濤，鄒黎華，耿勇男. 多類型多通道的數(shù)據(jù)采集系統(tǒng)設(shè)計[J]. 電子測量與儀器學(xué)報，2009，23(增刊)：236～239

4 楊茜，李文偉，何家遠(yuǎn)，等. 具有排錯功能的TMS320F2812 DSP與PC機(jī)的串口通信設(shè)計[J]. 航天制造技術(shù)，2014(4)：201～204

5 方柳建. 基于DSP的彈載計算機(jī)控制系統(tǒng)的設(shè)計與實現(xiàn)[D]. 南京：南京理工大學(xué)，2012

6 王娜，姜見龍. 一種基于FPGA和TMS320F28335的電機(jī)控制設(shè)計實現(xiàn)過程[J]. 航天制造技術(shù)，2017(3)：45～48

7 趙會彬，馬衛(wèi)平，梁曉英. 基于PCIE點(diǎn)對點(diǎn)傳輸?shù)腇PGA系統(tǒng)[J]. 計算機(jī)系統(tǒng)應(yīng)用，2014(4)：201～204

8 王世峰. 多路數(shù)據(jù)采集系統(tǒng)的設(shè)計[J]. 北京信息科技大學(xué)學(xué)報，2018(1)：95～98

9 王安敏. 基于ADS1248的鉑電阻高精度測溫[J]. 儀表技術(shù)與傳感器，2017(9)：52～58

Design of A Control Monitoring System for An Attitude-orbit Control Engine

Mi Yan Zhang Hongxia Ma Bingbing Ren Zhongqiang

(Beijing Aerospace Propulsion Institute, Beijing 100076)

To meet the test requirements of an orbit and attitude control propulsion system, a control monitoring system based on DSP and FPGA is developed. The system adopts modular functional design, DSP is adopted as the main processor for instruction and data analysis, FPGA is adopted as the PCI bus management and module function realization, each functional module works independently, collects independently or processes control. Through the software architecture scheme of discrete multi-core parallel processing, and by using manual, sequential and automatic control modes, it realizes 54-way electromagnetic control, 64-way signal synchronous acquisition, real-time analysis and storage. The system has been used in the thermal test and assembly test for many times. It meets the overall requirements, has stable and reliable performance, is easy to operate and use, effectively reduces the test cost of attitude-orbit control engine, and has high practicability and popularization value.

attitude-orbit control engine；control monitoring system；DSP；FPGA

弭艷（1988），工程師，控制科學(xué)與工程專業(yè)；研究方向：軌姿控發(fā)動機(jī)電控設(shè)計。

2019-02-20