孟 宇，尹勇生，宇躍峰，鄧紅輝，賈 晨

(1.合肥工業(yè)大學(xué) 微電子設(shè)計(jì)研究所，安徽 合肥 230009；2.深圳清華大學(xué)研究院，廣東 深圳 518057)

1 引 言

隨著各類電子顯示設(shè)備的日益發(fā)展，AMOLED面板相對(duì)于液晶顯示面板因其能夠自主發(fā)光、響應(yīng)速度更快、寬廣的視角、器件更薄等優(yōu)勢(shì)被廣泛應(yīng)用于手機(jī)、手表等各類顯示設(shè)備上。由于AMOLED的像素驅(qū)動(dòng)電路在驅(qū)動(dòng)精度和發(fā)光效率上都有很好的優(yōu)勢(shì)，對(duì)應(yīng)的像素電路的驅(qū)動(dòng)芯片設(shè)計(jì)已成為大規(guī)模數(shù)?；旌舷到y(tǒng)設(shè)計(jì)領(lǐng)域的研究熱點(diǎn)[1]。源極驅(qū)動(dòng)電路是AMOLED面板驅(qū)動(dòng)芯片的重要組成部分，其功能是將攜帶有圖像信息的RGB數(shù)據(jù)轉(zhuǎn)換成可以快速、精確建立在面板電容像素負(fù)載上的灰階電壓[2]。

由于顯示設(shè)備亮度與輸入電壓的非線性關(guān)系以及人眼對(duì)于亮度變化的非線性感官，GAMMA曲線校正是源極驅(qū)動(dòng)電路的必要功能。目前，業(yè)界GAMMA校正實(shí)現(xiàn)方式的研究主要集中在輸入圖像數(shù)據(jù)的轉(zhuǎn)換和產(chǎn)生灰階電壓的DAC結(jié)構(gòu)這兩方面。采用非線性DAC結(jié)構(gòu)實(shí)現(xiàn)GAMMA曲線的校正不需要對(duì)圖像顯示數(shù)據(jù)進(jìn)行轉(zhuǎn)換，但實(shí)現(xiàn)非線性DAC則需要大量不同阻值的電阻，這不僅占用大量的芯片面積，同時(shí)，采用不同阻值的電阻其匹配性能也相對(duì)較差。不僅如此，非線性DAC體系結(jié)構(gòu)采用對(duì)電壓分段的方式來擬合GAMMA曲線，實(shí)現(xiàn)的灰階電壓精度受限于圖像顯示數(shù)據(jù)的位寬，其精度較低。采用非線性數(shù)據(jù)結(jié)合線性DAC結(jié)構(gòu)實(shí)現(xiàn)的GAMMA曲線校正方法因其匹配性好、精度高、面積小、成本低、靈活性強(qiáng)的特點(diǎn)成為更受歡迎的方案[3-5]。而屏幕所需的灰階-電壓曲線一般為不規(guī)則的非線性曲線，線性DAC的輸出曲線與灰階-電壓曲線形狀通常有較大差距，圖像數(shù)據(jù)在選擇線性DAC上的電壓時(shí)就會(huì)產(chǎn)生較大的誤差，對(duì)線性DAC進(jìn)行輸出曲線形狀進(jìn)行調(diào)節(jié)可以有效的減小這種誤差，提高灰階電壓的精度。

本文基于非線性數(shù)據(jù)結(jié)合線性DAC結(jié)構(gòu)實(shí)現(xiàn)GAMMA校正的方法，對(duì)傳統(tǒng)的線性10 bit DAC結(jié)構(gòu)進(jìn)行改進(jìn)，通過在第一級(jí)6 bit DAC結(jié)構(gòu)前增加一個(gè)斜率調(diào)節(jié)單元，對(duì)DAC輸出曲線斜率進(jìn)行調(diào)節(jié)，實(shí)現(xiàn)具有3段不同斜率線段的DAC曲線來擬合顯示屏所需的灰階-電壓曲線，經(jīng)圖像數(shù)據(jù)選擇后，相對(duì)于傳統(tǒng)的線性DAC結(jié)構(gòu)可以實(shí)現(xiàn)更高的灰階電壓精度。

2 本文高精度DAC設(shè)計(jì)

2.1 DAC整體結(jié)構(gòu)

源極驅(qū)動(dòng)的功能簡(jiǎn)單來說就是實(shí)現(xiàn)圖像數(shù)據(jù)到灰階電壓的轉(zhuǎn)換，可以理解為一個(gè)數(shù)模轉(zhuǎn)換器。最初始的實(shí)現(xiàn)方法是采用非線性的DAC結(jié)構(gòu)，但因其灰階電壓精度受圖像數(shù)據(jù)位寬限制以及其它的一些缺點(diǎn)，這種實(shí)現(xiàn)方式逐漸被線性DAC結(jié)構(gòu)替代。

實(shí)現(xiàn)線性DAC的方法有多種，常用的是選擇電阻串分壓實(shí)現(xiàn)。若僅采用一級(jí)的電阻串結(jié)構(gòu)來實(shí)現(xiàn)10 bit的線性DAC，則需要1 024個(gè)電阻，這會(huì)占用大量的芯片面積。因此，通常10 bit的線性DAC都采用兩級(jí)插值的結(jié)構(gòu)來實(shí)現(xiàn)，文獻(xiàn)[4]中采用的兩級(jí)DAC結(jié)構(gòu)，每級(jí)都采用5 bit的電阻串來實(shí)現(xiàn)分壓功能，不僅節(jié)省了芯片面積，且灰階電壓精度可以達(dá)到10 bit[4]；文獻(xiàn)[6]中采用高6 bit的GAMMA校正電阻串DAC結(jié)合低2 bit的多項(xiàng)式插值子DAC共同實(shí)現(xiàn)8 bit線性DAC，灰階電壓精度為8 bit[6]；文獻(xiàn)[7-8]中都使用了一種尾電流源可編程單位增益運(yùn)放起到第二級(jí)線性DAC的作用，結(jié)合第一級(jí)7 bit電阻串共同實(shí)現(xiàn)10 bit線性DAC，進(jìn)一步節(jié)省了芯片面積[7-9]。圖1為文獻(xiàn)[8]中采用的線性DAC結(jié)構(gòu)，也是傳統(tǒng)的10 bit線性DAC體系結(jié)構(gòu)。這種方式實(shí)現(xiàn)的灰階電壓精度達(dá)到了10 bit，且芯片面積代價(jià)較小。但實(shí)現(xiàn)的線性DAC輸出曲線相較面板所需的灰階電壓曲線偏差較大，本文通過減小這種偏差來進(jìn)一步提高灰階電壓的精度。

圖1 傳統(tǒng)的10-bit DAC結(jié)構(gòu)Fig.1 Structure of conventional 10-bit DAC

圖2 提出的斜率可編程DAC結(jié)構(gòu)Fig.2 Structure of proposed slope programmable DAC

本文提出的斜率可編程DAC結(jié)構(gòu)如圖2所示。綜合芯片面積，匹配性能及設(shè)計(jì)復(fù)雜度考慮，本文設(shè)計(jì)采用6 bit GAMMA校正電阻串DAC結(jié)合4 bit插值運(yùn)放實(shí)現(xiàn)10 bit DAC結(jié)構(gòu)。10 bit DAC由兩級(jí)線性 DAC構(gòu)成，第一級(jí)通過64個(gè)阻值相等的電阻分壓結(jié)合一個(gè)65選2多路選擇器構(gòu)成6 bit DAC結(jié)構(gòu)，由高6 bit的圖像數(shù)據(jù)Data<9∶4>選出第一級(jí)DAC的輸出電壓VH和VL；第二級(jí)DAC則采用尾電流源4 bit可編程的插值輸出緩沖器來實(shí)現(xiàn)。斜率調(diào)節(jié)單元由一串包含64個(gè)等值電阻的斜率調(diào)節(jié)電阻串Rstring1及與兩個(gè)斜率調(diào)節(jié)點(diǎn)對(duì)應(yīng)的多路選擇器構(gòu)成，VGMP和VGSP分別為最高和最低基準(zhǔn)電壓，由基準(zhǔn)模塊提供，Data<9∶0>為8 bit的圖像顯示數(shù)據(jù)經(jīng)非線性轉(zhuǎn)換后得到的10 bit圖像數(shù)據(jù)，用來對(duì)10 bit的DAC進(jìn)行選擇得到最終的灰階電壓。斜率調(diào)節(jié)單元產(chǎn)生的兩個(gè)斜率調(diào)節(jié)點(diǎn)插入到第一級(jí)6 bit DAC的電阻之間來調(diào)節(jié)DAC的斜率，最終得到具有3段不同斜率線段的DAC輸出曲線。DAC輸出曲線的斜率可根據(jù)顯示屏所需的灰階-電壓曲線進(jìn)行靈活調(diào)節(jié)，使DAC輸出曲線擬合顯示屏的灰階-電壓曲線達(dá)到更高的灰階電壓精度。

2.2 第一級(jí)斜率可編程DAC設(shè)計(jì)

圖2中的斜率調(diào)節(jié)單元和第一級(jí)DAC共同構(gòu)成了第一級(jí)斜率可編程DAC結(jié)構(gòu)?；译A電阻串Rstring2和65選2多路選擇器為第一級(jí)的6 bit DAC，Rstring1為斜率調(diào)節(jié)電阻串，寄存器GMVR<4∶0>和GMR<4∶0>共同控制第一個(gè)斜率調(diào)節(jié)點(diǎn)的產(chǎn)生，寄存器GSVR<4∶0>和GSR<4∶0>共同控制第二個(gè)斜率調(diào)節(jié)點(diǎn)的產(chǎn)生，通過兩對(duì)寄存器的調(diào)節(jié)可以實(shí)現(xiàn)DAC斜率的靈活調(diào)節(jié)。

進(jìn)行DAC斜率調(diào)節(jié)時(shí)，首先要將顯示屏所需的灰階-電壓曲線分為3段斜率不同的線段來確定曲線的基本趨勢(shì)，兩個(gè)分界點(diǎn)依據(jù)顯示屏的灰階-電壓曲線來確定。如圖3所示，為保證三段式的灰階-電壓曲線最接近目標(biāo)灰階-電壓曲線，選取A和B兩點(diǎn)作為分界點(diǎn)，對(duì)應(yīng)的灰階數(shù)和灰階電壓分別為a、Va和b、Vb。這樣，我們可以得到一條與實(shí)際所需的灰階-電壓曲線形狀最接近的三段式灰階-電壓曲線。

圖3 斜率調(diào)節(jié)點(diǎn)的確定Fig.3 Determination of the slope adjustment point

確定了三段式灰階-電壓曲線后，斜率調(diào)節(jié)的目標(biāo)就是實(shí)現(xiàn)最接近三段式灰階-電壓曲線形狀的DAC輸出曲線，三段式DAC輸出曲線是在線性DAC的基礎(chǔ)上通過產(chǎn)生兩個(gè)斜率調(diào)節(jié)點(diǎn)來實(shí)現(xiàn)的。本文通過斜率調(diào)節(jié)單元產(chǎn)生的兩個(gè)斜率調(diào)節(jié)點(diǎn)來調(diào)節(jié)DAC的斜率。

由于斜率調(diào)節(jié)電阻串DAC僅為6 bit，步長較大，不一定存在與Va和Vb完全一樣的電壓值，所以在斜率調(diào)節(jié)電阻串Rstring1上選取與Va和Vb最為接近的兩個(gè)電壓Va’和Vb’。本文通過斜率調(diào)節(jié)寄存器GMVR<4∶0>及GSVR<4∶0>的值來選取兩個(gè)斜率調(diào)節(jié)點(diǎn)的電壓值，同時(shí)，通過控制寄存器GMR<4∶0>及GSR<4∶0>的值來控制斜率調(diào)節(jié)插入點(diǎn)的位置。如圖4所示，斜率調(diào)節(jié)點(diǎn)A’的電壓值Va’由寄存器GMVR<4∶0>控制，插入到灰階電阻串Rstring2的位置由寄存器GMR<4:0>控制；斜率調(diào)節(jié)點(diǎn)B’的電壓值Vb’由寄存器GSVR<4∶0>控制，插入到灰階電阻串Rstring2的位置由寄存器GSR<4∶0>控制。通過控制寄存器GMR<4∶0>和GSR<4:0>值的設(shè)定可以調(diào)節(jié)a’和b’的位置，從而保證實(shí)現(xiàn)的DAC曲線形狀最為接近三段式的灰階-電壓曲線。

圖4 DAC斜率調(diào)節(jié)示意圖Fig.4 Diagram of DAC slope adjustment

相對(duì)于傳統(tǒng)的線性DAC實(shí)現(xiàn)GAMMA校正的方法，本文實(shí)現(xiàn)的DAC輸出曲線可以通過斜率調(diào)節(jié)點(diǎn)寄存器的靈活控制使其更接近于顯示設(shè)備的灰階-電壓曲線，轉(zhuǎn)換后的圖像數(shù)據(jù)對(duì)DAC輸出電壓進(jìn)行選擇后可以達(dá)到更高的灰階電壓精度。

2.3 第二級(jí)電流源插值緩沖器設(shè)計(jì)

本文在設(shè)計(jì)DAC時(shí)，使用了尾電流源可編程插值運(yùn)算放大器來實(shí)現(xiàn)第二級(jí)線性DAC的功能，插值運(yùn)放作為輸出緩沖器驅(qū)動(dòng)后級(jí)像素電路的同時(shí)也節(jié)省了第二級(jí)DAC的面積。圖5是本文提出的基于尾電流源可編程的帶有4 bit DAC功能的插值緩沖器簡(jiǎn)化原理圖。

圖5 帶有4 bit DAC功能的輸出緩沖器Fig.5 Output buffer with 4 bit sub-DAC

本設(shè)計(jì)是采用4 bit圖像數(shù)據(jù)控制兩對(duì)差分對(duì)尾電流源的比例來實(shí)現(xiàn)第二級(jí)線性DAC的功能。第一級(jí)DAC結(jié)構(gòu)中65選2多路選擇器的輸出電壓(VH和VL)分別連接到運(yùn)放的兩個(gè)差分對(duì)輸入管M1和M4的柵端，同時(shí)輸出Vout接回到M2和M3的柵端形成負(fù)反饋閉環(huán)回路構(gòu)成單位增益緩沖器。兩對(duì)差分輸入對(duì)管都被偏置在亞閾值區(qū)，差分對(duì)等效跨導(dǎo)與輸出Vout的關(guān)系可以表示為：

(1)

(2)

對(duì)于處于亞閾值區(qū)的MOS管，其跨導(dǎo)gm和漏源電流ID的關(guān)系為可以表示為：

(3)

式中，ζ>1，是一個(gè)非理想因子，VT=kT/q。

低4 bit的圖像數(shù)據(jù)Data<3∶0>(記為D3，D2，D1，D0)可以控制兩個(gè)差分對(duì)的尾電流之比，4 bit的圖像數(shù)據(jù)分別控制8I，4I，2I，1I比例的電流，且設(shè)計(jì)兩個(gè)差分對(duì)尾電流IBH與IBL之和固定為16I，設(shè)IBH=KI，則IBL=(16-K)I，因此，輸出電壓可以表示為：

(4)

這里，K的取值范圍為1，2，3…16，分別對(duì)應(yīng)4 bit圖像數(shù)據(jù)從1111到0000變化。這樣，第二級(jí)DAC可以根據(jù)圖像數(shù)據(jù)的變化，在第一級(jí)DAC的輸出電壓VH和VL之間進(jìn)行插值，本文設(shè)計(jì)的第二級(jí)4 bit DAC可以根據(jù)低4bit的圖像數(shù)據(jù)從0000到1111變化選取出16個(gè)不同的電壓值。

本設(shè)計(jì)運(yùn)放的尾電流源采用電流鏡結(jié)構(gòu)實(shí)現(xiàn)，通過尾電流源晶體管尺寸的比例關(guān)系精確復(fù)制基準(zhǔn)電流，確保由4 bit圖像數(shù)據(jù)D3，D2，D1，D0分別控制的8I，4I，2I，1I電流的精準(zhǔn)比例關(guān)系，進(jìn)而保證輸出緩沖器插值的精確度。

圖6 提出的插值運(yùn)算放大器結(jié)構(gòu)Fig.6 Structure of proposed interpolation OPA

圖6是本文提出的插值運(yùn)算放大器。運(yùn)放采用軌到軌輸入級(jí)結(jié)構(gòu)，保證滿足大范圍的輸入電壓變化；帶有懸浮電流源的class_AB輸出級(jí)結(jié)構(gòu)，保證較大的輸出擺幅的同時(shí)又具有較小的靜態(tài)偏置電流；同時(shí)，運(yùn)用共源共柵Miller補(bǔ)償結(jié)構(gòu)[10]，只需要很小的Miller補(bǔ)償電容和靜態(tài)電流，就可以高速、穩(wěn)定的驅(qū)動(dòng)大電容負(fù)載。

3 仿真結(jié)果

本文基于UMC80nmCMOS工藝對(duì)設(shè)計(jì)的DAC進(jìn)行了仿真驗(yàn)證。首先對(duì)設(shè)計(jì)的第二級(jí)DAC即插值輸出緩沖器進(jìn)行誤差分析，將低4 bit的圖像數(shù)據(jù)應(yīng)用到第二級(jí)DAC中，對(duì)第一級(jí)DAC的輸出電壓進(jìn)行插值輸出。以VH為4 V、VL為3.9 V為例，4 bit圖像數(shù)據(jù)從1111到0000依次跳變，得到插值緩沖器的輸出結(jié)果如圖7所示。

圖7 輸出緩沖器插值結(jié)果Fig.7 Interpolation results of outbuffer

對(duì)插值結(jié)果進(jìn)行采點(diǎn)取值并與由式(4)所得的理論值進(jìn)行比較，可以得到第二級(jí)DAC插值結(jié)果的誤差，經(jīng)比較得到16個(gè)輸出結(jié)果最大的誤差僅為0.9 mV，使用插值緩沖器作為第二級(jí)DAC可以滿足高精度10 bit DAC的要求。

將10bit的圖像數(shù)據(jù)應(yīng)用到驅(qū)動(dòng)電路中，對(duì)設(shè)計(jì)的DAC輸出曲線進(jìn)行線性度分析，結(jié)果如圖8所示，得到DAC輸出結(jié)果最大的INL和DNL分別為0.47 LSB和0.24 LSB，仿真結(jié)果表明提出的DAC結(jié)構(gòu)具有良好的精度及線性度，滿足AMOLED驅(qū)動(dòng)芯片高精度的應(yīng)用需求。

圖8 提出的10 bit DAC的INL(a)和DNL(b)Fig.8 INL(a) and DNL(b) for the proposed 10 bit DAC

圖9表示的是當(dāng)圖像數(shù)據(jù)從0000000000突變到1111111111時(shí)10 bit DAC的瞬態(tài)仿真結(jié)果，應(yīng)用的等效面板負(fù)載為10 kΩ電阻及30 pF電容，仿真結(jié)果表明驅(qū)動(dòng)電路電壓建立精度達(dá)到0.1%的建立時(shí)間為3.38 μs，滿足分辨率為1 080×2 160驅(qū)動(dòng)芯片的應(yīng)用需求。

圖9 瞬態(tài)仿真結(jié)果Fig.9 Simulation results of transient

4 結(jié) 論

本文針對(duì)高分辨率AMOLED驅(qū)動(dòng)芯片的高精度需求，提出了一種應(yīng)用于AMOLED源極驅(qū)動(dòng)的高精度DAC結(jié)構(gòu)，通過對(duì)AMOLED顯示屏GAMMA校正方案的深入研究，為進(jìn)一步提高灰階電壓精度，對(duì)線性DAC結(jié)構(gòu)進(jìn)行了改進(jìn)。在采用6 bit線性DAC及4 bit插值緩沖器的基礎(chǔ)上，增加一個(gè)DAC斜率調(diào)節(jié)單元，可實(shí)現(xiàn)DAC斜率的可編程控制，從而實(shí)現(xiàn)一條具有3段不同斜率的DAC輸出曲線來擬合顯示屏的灰階-電壓曲線，并設(shè)計(jì)尾電流可編程控制的輸出緩沖器作為第二級(jí)DAC，進(jìn)而達(dá)到更高的灰階電壓精度。仿真驗(yàn)證表明：本文提出的DAC的最大INL和DNL分別為0.47 LSB和0.24 LSB，具有良好的線性度，同時(shí)圖像數(shù)據(jù)從最低到最高灰階跳變時(shí)，驅(qū)動(dòng)電路對(duì)應(yīng)的灰階電壓建立時(shí)間為3.38 μs。驅(qū)動(dòng)電路可以快速、精確地完成圖像灰階電壓的建立，滿足1 080×2 160分辨率AMOLED驅(qū)動(dòng)芯片的應(yīng)用需求。