余飛　高雷　王春華

摘? ?要：針對傳統(tǒng)電流比較器功耗高、精度低等問題，提出了一種基于Wilson電流源的CMOS電流比較器電路. 它由Wilson電流源、差分放大器和輸出增益級3部分組成. 由于Wilson電流源具有較好的恒流特性以及較高的輸出阻抗，所以該電流比較器具有較高的比較精度和低延遲的傳播特性. 采用TSMC 0.18? CMOS 工藝HSPICE模型參數(shù)對該電流比較器的性能進行了模擬，該電路具有較高的比較精度，當參考輸入電流為5? nA時，電路正常工作. 當輸入差分電流為1 μA時延遲為2.2 ns，電路的功耗在TT（typical）工藝角下為95 μW. 結(jié)果表明，該CMOS電流比較器具有較大的速度/功耗比，性能受工藝偏差影響較小，適用于高速、低功耗電流模集成電路.

關鍵詞：Wilson電流源;低功耗;高精度;電流比較器;比較器電路

中圖分類號：TN433? ? ? ? ? ? ? ? ? ? ? ? ? ? ?文獻標志碼： A

Abstract：A CMOS current comparator circuit based on Wilson current source is proposed to solve the problems of high-power consumption and low precision of traditional current comparator. It consists of Wilson current source， differential amplifier and output gain stage. Because Wilson current source has better constant current characteristics and higher output impedance， the current comparator has higher comparative accuracy and low delay propagation characteristics. The HSPICE model parameters of TSMC 0.18 CMOS process are used to simulate the performance of the current comparator. The circuit has a high precision of 5 nA. When the input differential current is 1 μA， the delay is 2.2 ns， and the power consumption of the circuit is 95 μW at TT （typical） process angle. The results show that the CMOS current comparator has a high speed/power ratio， and its performance is less affected by the process deviation which is suitable for high-speed and low-power current-mode integrated circuits.

Key words： Wilson current source;low power;high precision;current comparator;comparator circuits

隨著集成電路技術的發(fā)展，高性能的電路設計成為設計難題[1-2]. 電流模電路相比于電壓模電路具有更好的傳輸特性，在高頻工作時不需要考慮雜散電容和寄生電容的影響[3-5]，并且能夠在低電源電壓下工作，在靜態(tài)工作點固定的情況比電壓模電路具有更好的輸入特性.

電流比較器作為ADC（Analog-to-Digital Converter）的接口，負責將模擬信號轉(zhuǎn)化成數(shù)字信號，所以電流比較器的性能好壞對ADC的性能有很大影響. 通常電流比較器在ADC中不是單獨存在，當其功耗過高時會嚴重影響到整個ADC的性能. 對于電流比較器我們通常關心的是它的功耗和傳播延遲，因此，設計低功耗低延遲的電流比較器是非常重

要的.

電流比較器通常分為兩類[6]：第1類是將輸入電流與電路的靜態(tài)工作電流進行比較，電路的輸入級負責將電流轉(zhuǎn)換為可供增益級處理的電壓，作為反饋控制電路的阻抗特性和幅頻特性，并且能夠改善電路的傳輸特性，增益級使得電路能夠產(chǎn)生軌對軌輸出電壓. 該類型電路可以用于簡單的電流修正，如共模反饋電路. 第2類是比較雙端輸入電流，該結(jié)構(gòu)通常是由差分結(jié)構(gòu)組成，常用到差分放大器，差分放大器可以抑制共模噪聲并且提高電路的處理精度，但該類型電路的缺點是提高了電路的復雜性和流片的面積與成本，通常該結(jié)構(gòu)適用于并行的ADC.

電流比較器的輸入級通常可以通過簡單的電流鏡來實現(xiàn)，但由于電流鏡有限的輸出阻抗和電流傳遞誤差，使得電路的優(yōu)化通常需要改善電路的恒流特性[7-8]. 最早的電流比較器是由Traff[9]提出的基于源隨級（共漏放大器）的電流比較器，它具有較小的輸入阻抗，所以電路處理速度較快，由于支路使用的MOS管的數(shù)量較少，能夠工作在低電源電壓（不需要額外的電壓偏置電路）下. 但是該結(jié)構(gòu)有個明顯的缺點，當動態(tài)范圍內(nèi)小部分信號輸入時可能存在死區(qū)，同時，該電路具有較為明顯的背柵效應（閾值電壓的變化）.

為了改善電路的傳輸特性，Sridhar 等人[10]使用cascade結(jié)構(gòu)作為輸入級，該結(jié)構(gòu)具有較高的輸出阻抗，由于MOS管的屏蔽效應，使得恒流特性得到了較為可觀的改善，但該電路無法抑制溝道調(diào)制效應，并且在低電源電壓（通常為1 V或更低）且不使用額外的電壓偏置的前提下難以使MOS管全部工作于飽和區(qū)域.

為了進一步解決由于溝道調(diào)制效應帶來的電流傳輸問題，Badal 等人[11]提出使用Wilson 電流源作為輸入，并使用推挽放大器和反相器獲得軌對軌輸出電壓. 由于Wilson電流源良好的恒流特性，并且能夠工作在亞閾值區(qū)（柵源電壓略微低于閾值電壓），該結(jié)構(gòu)被廣泛用作輸入級. 但該結(jié)構(gòu)也存在兩點不足，第一，當輸入小信號時（比如輸入電流差為100 nA），單級放大不足以輸出軌對軌電壓;第二，該結(jié)構(gòu)不能比較雙支路差分電流. 針對該結(jié)構(gòu)出現(xiàn)的問題，本文提出了一種改進型的基于Wilson電流源的電流比較器.

3? ?結(jié)? ?論

本文提出了一種基于Wilson電流源的低功耗低延遲電流比較器. 首先介紹了幾種典型的電流比較器，特別是基于改進電流源結(jié)構(gòu)的電流比較器，并分析了Wilson電流源的特性. 所提出的電流比較器的傳播延遲為2.2 ns，功耗為95 μW，其傳播延遲低于大多數(shù)已提出的比較器，并且操作速度和功耗與先前的高速設計相當.

參 考 文 獻

[1]? ? 李遠，周衛(wèi)華，單旭. 一種電路域加密通信方案[J]. 信息網(wǎng)絡安全，2015，15（6）：26—32.

LI Y，ZHOU W H，SHAN X. An encryption communication scheme based on hardware in circuit-switched domain[J]. Netinfo Security，2015，15（6）：26—32.（In Chinese）

[2]? ? 陳穎，陳長松，胡紅鋼. SM4硬件電路的功耗分析研究[J]. 信息網(wǎng)絡安全，2018，18（5）：52—57.

CHEN Y，CHEN C S，HU H G. Research on power analysis of SM4 hardware implementation[J]. Netinfo Security，2018，18（5）：52—57. （In Chinese）

[3]? ?BANKS D，TOUMAZOU C. Low-power high-speed current comparator design[J]. Electronics Letters，2008，44（3）：171—172.

[4]? ? 周成豪，王衛(wèi)東. 新型電流比較器的設計[J]. 科技信息（科學教研），2007（36）：14—16.

ZHOU C H，WANG W D. Design of a new current comparator [J]. Science and Technology Information（Science，Teaching and Research），2007（36）：14—16. （In Chinese）

[5]? ? PALMISANO G，PALUMBO G. High performance CMOS current comparator design[J]. IEEE Transactions on Circuits & Systems II Analog & Digital Signal Processing，2002，43（12）：785—790.

[6]? GIANNINI V，CRANINCKX J，COME B，et al. 1.5 GHz fully differential latched current comparator with 20 nA of sensitivity[C]//Research in Microelectronics and Electronics. Otranto，Italy：IEEE，2006：181—184.

[7]? ? 陳盧，石秉學，盧純. 一種新型的高性能CMOS電流比較器電路[J]. 半導體學報，2001，22（3）： 362—365.

CHEN L，SHI B X，LU C. A new high performance CMOS current comparator circuit [J]. Journal of Semiconductors，2001，22 （3）： 362—365. （In Chinese）

[8]? ?CHAVOSHISANI R，HASHEMIPOUR O. A high-speed current conveyor based current comparator[J]. Microelectronics Journal，2011，42（1）：28—32.

[9]? ? TRAFF H. Novel approach to high speed CMOS current comparators[J]. Electronics Letters，1992，28（3）：310—312.

[10] SRIDHAR R，PANDEY N，BHATTACHARYYA A，et al. High speed high resolution current comparator and its application to analog to digital converter[J]. Journal of the Institution of Engineers，2016，97（2）：1—8.

[11] BADAL M T I，MASHURI M B，REAZ M B I，et al. Low power high-speed current comparator using 130 nm CMOS technology[C]// 2016 International Conference on Advances in Electrical，Electronic and Systems Engineering （ICAEES）. Putrajaya，Malaysia：IEEE，2017：72—76.