基于Hyperlynx的高速電路端接技術(shù)仿真研究

王祎帆 王楊 王強 趙目龍 趙曉雪

（中國第一汽車股份有限公司 智能網(wǎng)聯(lián)開發(fā)院，汽車振動噪聲與安全控制綜合技術(shù)國家重點實驗室，長春130013）

主題詞：高速電路 端接 Hyperlynx 信號完整性 反射 仿真

1 前言

隨著汽車智能化、網(wǎng)聯(lián)化的發(fā)展，DDR4（Double Data Rate 4th-generation Synchronous Dynamic Random-access Memory）等高速存儲芯片在汽車電子中的應(yīng)用越來越廣泛，高速化、小型化成為現(xiàn)階段智能網(wǎng)聯(lián)類控制器的設(shè)計趨勢。與此同時，信號頻率的提高、印刷電路板（Printed Circuit Board，PCB）尺寸的減小、PCB疊層的增加，都會對信號的質(zhì)量產(chǎn)生影響[1-5]。通常認(rèn)為，當(dāng)信號頻率高于100 MHz，或者信號的傳輸延遲大于10%的信號上升沿的時長情況下，該電路就屬于高速電路[6-8]。此時，就需要用高速電路的設(shè)計理念去設(shè)計電路原理圖和PCB。否則，控制器可能會由于信號完整性的問題導(dǎo)致無法正常工作。

采用端接技術(shù)、降低信號頻率、縮短PCB走線，都可有效地抑制反射現(xiàn)象[9-10]，但由于控制器功能的要求和PCB尺寸的限制，后2種方式很難在實際工程中得到應(yīng)用。端接技術(shù)是現(xiàn)階段在高速電路設(shè)計中最常使用的方案。

本研究首先針對于反射的形成機理進(jìn)行理論分析，推導(dǎo)反射系數(shù)的公式。在此基礎(chǔ)之上，引出6種常見的端接方式，并對這6種方式進(jìn)行詳細(xì)討論。最后，通過仿真分析、驗證了端接對于反射的抑制效果，除此之外，還對不同端接方式中端接參數(shù)的選取進(jìn)行了探討。

2 反射的形成機理

2.1 傳輸線模型

當(dāng)信號的互連尺寸遠(yuǎn)小于信號最高頻率所對應(yīng)的波長時，信號線可以用集總模型進(jìn)行分析，此時信號從輸出端口到輸入端口的傳遞是沒有延遲的。當(dāng)信號的互連尺寸與信號最高頻率所對應(yīng)的波長可以比較時，通常采用分布模型進(jìn)行分析，這里的分布模型是集總模型的串聯(lián)[11]。

圖1 傳輸線單位長度的等效電路

圖1為單端口網(wǎng)絡(luò)單位長度的集總模型示意圖，其中R為傳輸線的分布電阻，L為傳輸線的分布電感，G為傳輸線的分布電導(dǎo)，C為傳輸線的分布電容，上述參數(shù)都為傳輸線的寄生參數(shù)。通常將這個模型稱為傳輸線的RLGC模型。

2.2 特征阻抗

通常，將傳輸線輸入電壓與輸入電流的比值定義為傳輸線的特征阻抗Z0，其中：

式（1）中，Ui(z)為傳輸線的輸入電壓，Ii(z)為傳輸線的輸入電流。

從圖1的集總模型示意圖可以推導(dǎo)出特征阻抗的公式：

式（2）中，w=2πf，其中f為信號的頻率。

當(dāng)信號頻率很高，例如大于100 MHz時，jwL和jwC的數(shù)值要遠(yuǎn)大于R和G的數(shù)值，所以公式（2）可以簡化為：

從公式（3）中可以看出，理想傳輸線的特征阻抗僅與傳輸線的分布電感L和分布電容C有關(guān)，與傳輸線上的信號頻率和傳輸線的長度無關(guān)。

2.3 反射系數(shù)

從上一小節(jié)了解到，理想傳輸線的特征阻抗與分布電感L和分布電容C有關(guān)，而分布電感和分布電容是由走線的寬度、介質(zhì)層的介電常數(shù)、介質(zhì)層厚度、走線到參考平面距離參數(shù)決定。所以，在實際PCB上布線時，由于過孔、PCB板材不均勻的原因，會導(dǎo)致傳輸線的特征阻抗發(fā)生變化。信號在傳輸線特征阻抗變化的點會發(fā)生反射。通常，將信號的反射系數(shù)ρ0定義為[12]：

式（4）中，U-為反射點處的反射電壓，U+為反射點處的入射電壓，ZB為反射點后的傳輸線特征阻抗，ZF為反射點前的特征阻抗。

圖2 信號反射示意

圖2是信號發(fā)生反射的一種特例，即PCB走線寬度發(fā)生變化，從而導(dǎo)致傳輸線特征阻抗變化，信號在反射點位置發(fā)生反射。一部分能量沿著信號方向接著傳遞，一部分能量沿信號反方向返回源端。

當(dāng)反射點前特征阻抗ZF等于反射點后特征阻抗ZB時，能量不會發(fā)生反射，此時反射系數(shù)ρ0為0。當(dāng)反射點前特征阻抗ZF遠(yuǎn)大于反射點后特征阻抗ZB時，此時走線相當(dāng)于短路，反射系數(shù)為1。當(dāng)反射點前特征阻抗ZF遠(yuǎn)小于反射點后特征阻抗ZB時，此時走線相當(dāng)于開路，反射系數(shù)為-1。

3 端接技術(shù)仿真分析

從上面的分析可以得出，要想從根本上抑制反射，就要保證在信號的傳遞路徑上，各點的反射系數(shù)都必須為0。有2種端接方式在實際工程中得到了廣泛的應(yīng)用，分別是串聯(lián)端接和并聯(lián)端接，其中并聯(lián)端接又包含簡單并聯(lián)端接、主動并行端接、戴維南端接、阻容端接、二極管端接5種形式。

3.1 串聯(lián)端接

串聯(lián)端接就是在盡可能靠近信號輸出端口的位置串接一個電阻，使得信號源輸出阻抗Zout加上串接電阻RS的阻抗ZS等于傳輸線的特征阻抗Z0，如圖3所示。當(dāng)傳輸線上只有一個負(fù)載時，這種端接方式得到了廣泛的應(yīng)用。但是由于傳輸線特征阻抗Z0與信號接收端的輸入阻抗Zin不匹配，所以信號還是會在接收端發(fā)生反射，產(chǎn)生振鈴、過沖、下沖現(xiàn)象。綜上，串聯(lián)端接并不能消除信號的一次反射，而是消除信號的二次反射。除此之外，由于串接的電阻會增加信號的RC時間參數(shù)，所以在高頻領(lǐng)域，不建議使用這種端接方式。

圖3 串聯(lián)端接示意

圖4 串聯(lián)端接仿真示意

圖5 不同串聯(lián)電阻下的信號波形

圖4為串聯(lián)端接在Hyperlynx軟件中的示意圖，其中U1.1為輸出緩沖器，R1為串聯(lián)電阻，TL1為傳輸線，U2.2為輸入緩沖器。仿真中，將TL1定義為長度152.4 mm，寬度0.127 mm(5 mils)的頂層（TOP層）走線?？梢詮膱D4中看到，該段傳輸線的特征阻抗為65.2 Ω，傳輸延遲為912.306×10-12s（912.306 ps）。

從圖5中可以看到，隨著時間的推移，不論串聯(lián)電阻的阻值為多少，輸出端和接收端的電壓都將穩(wěn)定在2.5 V。另外，信號在傳輸線上的傳遞時間也與串接電阻的阻值無關(guān)。當(dāng)串接電阻R1的阻抗為0 Ω時，信號的過沖和下沖最為明顯。當(dāng)串接電阻R1的阻抗為80 Ω時，信號的輸出電壓不足，并且信號的上升速度最慢，以上2種情況在實際的工程應(yīng)用中都應(yīng)該避免。當(dāng)串接電阻R1的阻抗為42.2 Ω時，信號波形傳遞良好，過沖較小，說明信號的反射現(xiàn)象被有效地抑制。

當(dāng)串接電阻R1的阻抗為0 Ω時，根據(jù)公式（5）可以得到U1.1的第一個平臺電壓為1.94 V，仿真結(jié)果為1.95 V。另外，輸入緩沖器的輸入阻抗通常很大，近乎于斷路，根據(jù)公式（4）可以得出此時的反射系數(shù)為1，那么相應(yīng)的輸入端U2.2的電壓應(yīng)該為輸出端U1.1電壓的2倍，仿真測得的電壓為3.85 V，與計算結(jié)果相符。

式（5）中，Z1為串聯(lián)電阻的阻抗，Z0為傳輸線的特征阻抗（在本例中為65.2 Ω），ZOUT為輸出緩沖器的輸出阻抗，V1.1為圖4中的A點電壓，VOUT為輸出緩沖器的輸出電壓。

3.2 簡單并聯(lián)端接

簡單并聯(lián)端接就是在靠近信號輸入端口的位置并聯(lián)一個對地電阻，該并聯(lián)電阻RP的阻抗ZP等于傳輸線的特征阻抗Z0，如圖6所示。由上文可知，串聯(lián)端接消除的是信號的二次反射。而簡單并聯(lián)端接消除的是信號的一次反射，所以可以有效地減小信號噪聲。并且在多負(fù)載情況下，工作性能良好。除此之外，簡單并聯(lián)端接具有使用器件少、電阻阻抗值容易確定等優(yōu)點。但是由于并聯(lián)電阻RP的存在，會引入一個到地（GND）的直流通路，所以信號線上的直流功耗會增加。

圖6 簡單并聯(lián)端接示意

圖7 簡單并聯(lián)端接仿真示意

圖7為簡單并聯(lián)端接在Hyperlynx軟件中的示意圖，其中U3.3為輸出緩沖器，R2為并聯(lián)電阻，TL2為傳輸線，U4.4為輸入緩沖器。

圖8 簡單并聯(lián)端接信號波形

圖8為簡單并聯(lián)端接的信號波形，從圖中可以看到，隨著并聯(lián)電阻阻抗的增大，接收端的穩(wěn)定電壓逐漸提高。根據(jù)公式（6）可得穩(wěn)定電壓的具體數(shù)值。

式（6）中，Z2為并聯(lián)電阻的阻抗，ZOUT為輸出緩沖器的輸出阻抗，VOUT為輸出緩沖器的輸出電壓。

從圖8可以看到，當(dāng)并聯(lián)電阻R2的阻抗為65.2 Ω時，此時并聯(lián)電阻阻抗等于傳輸線的特征阻抗，信號的過沖和下沖最小。但是由于并聯(lián)電阻R2的存在，會降低接收端的穩(wěn)定電壓，并聯(lián)電阻阻抗越小，接收端穩(wěn)定電壓越低，信號的抗噪聲能力越弱。若不能選取合適的并聯(lián)電阻，甚至可能導(dǎo)致接收端的穩(wěn)定電壓低于接收端的高電平閾值，從而導(dǎo)致接收端無法獲取正確的信號。當(dāng)并聯(lián)電阻的阻抗等于傳輸線的特征阻抗時，信號的穩(wěn)定電壓由輸出緩沖器的輸出阻抗決定，若輸出緩沖器輸出阻抗過大，接收端的穩(wěn)定電壓同樣可能低于接收端的高電平閾值，即輸出緩沖器的驅(qū)動能力不夠。

3.3 主動并行端接

為了解決簡單并聯(lián)端接會降低接收端信號穩(wěn)定電壓的問題，可以采用主動并行端接的方案。主動并行端接，即在信號輸入端口位置并聯(lián)一個上拉到Vpullup的電阻RU，如圖9所示。該方案要求上拉電阻RU的阻抗等于傳輸線的特征阻抗，并且上拉電壓源應(yīng)具備吸、灌電流的能力，用以滿足輸出電壓跳變速度的要求[13]。主動并行端接同樣可以消除信號的一次反射，但是由于輸出緩沖器內(nèi)阻ZOUT的存在，信號線的低電平會被抬高。主動并聯(lián)端接的應(yīng)用場景非常廣泛，DDR4地址和命令線上即采用了這種端接方案。

圖9 主動并行端接示意

圖10 主動并行端接仿真示意

圖10為主動并行端接在Hyperlynx軟件中的示意圖，其中U5.5為輸出緩沖器，R3為上拉電阻，TL3為傳輸線，U6.6為輸入緩沖器，上拉電壓Vpullup為2.5 V。

圖11 不同阻抗的R3下，主動并行端接信號波形

從圖11中可以看到，當(dāng)上拉電壓Vpullup為2.5 V時，不論上拉電阻R3的阻抗為多少，接收端的信號穩(wěn)定電壓都為2.5 V。主動并行端接要求上拉電阻的阻抗等于傳輸線的特征阻抗，仿真結(jié)果表明，當(dāng)上拉電阻的阻抗為65.2 Ω時，接收端的信號最為理想，理論與仿真結(jié)果一致。另外，隨著上拉電阻阻抗的減小，信號線的低電平被逐漸抬高，這是由公式（7）所決定。

式（7）中，Z3為上拉電阻的阻抗，ZOUT為輸出緩沖器的輸出阻抗，VOUT為輸出緩沖器的輸出電壓，Vpullup為上拉電壓。

當(dāng)輸出緩沖器的輸出電壓為0 V時，公式（7）可以簡化為：

根據(jù)公式（8）可得，當(dāng)上拉電阻的阻抗為65.2 Ω時，接收端電壓應(yīng)為0.55 V，仿真結(jié)果為0.53 V，計算與仿真結(jié)果相吻合。

圖12 不同Vpullup下，主動并行端接信號波形

從圖12中可以看到，當(dāng)上拉電阻R3的阻抗為65.2 Ω時，隨著Vpullup的增大，信號線上的低電平被不斷拉高。同時，接收端信號的穩(wěn)態(tài)電壓也逐步增大。但是上拉電壓Vpullup的大小，并不會對信號的上升時間產(chǎn)生影響。而且，信號過沖和下沖的幅值也與Vpullup的大小幾乎無關(guān)。若Vpullup的上拉電壓數(shù)值選取不合適，可能會導(dǎo)致信號線上的低電平數(shù)值一直高于輸入緩沖器的低電平閾值，從而導(dǎo)致系統(tǒng)設(shè)計錯誤。

3.4 戴維南端接

針對于上述兩個小節(jié)的討論，可知簡單并聯(lián)端接和主動并行端接都可以消除信號的一次反射，有效地降低信號的過沖和下沖，但是簡單并聯(lián)端接會拉低接收端的高電平電壓，主動并行端接會抬高接收端的低電平電壓。在某些驅(qū)動能力較弱的電路中，上述兩種端接方法并不適用。為了解決這些問題，可以采用戴維南端接的方案。戴維南端接，即在信號輸入端口位置并聯(lián)一個上拉到Vpullup的電阻RU和一個下拉到地的電阻RD，如圖13所示。這種端接方法要求上拉電阻RU和下拉電阻RD的并聯(lián)阻抗等于傳輸線的特征阻抗。但是由于RU和RD的存在，該端接方案會增加信號線上的直流功耗。

圖13 戴維南端接示意

圖14 戴維南端接仿真示意

圖14為戴維南端接在Hyperlynx軟件中的示意圖，其中U7.7為輸出緩沖器，R4為上拉電阻，R5為下拉電阻，TL4為傳輸線，U8.8為輸入緩沖器，上拉電壓Vpullup為2.5 V。

從圖15中可以看到，戴維南端接波形處于簡單并聯(lián)端接和主動并行端接波形之間。在實際工程應(yīng)用中，通過選擇合適的R4和R5，可以使得信號的高低電平滿足設(shè)計要求。同時，電阻R4和R5具有限流的作用，為避免驅(qū)動電流和直流功耗過大，其阻抗值不應(yīng)過小。上拉電阻R4的最大數(shù)值由信號的最大上升時間決定，最小數(shù)值由輸出緩沖器的最大灌電流決定。與簡單并聯(lián)端接和主動并行端接相比，戴維南端接使用了2個電阻，在高密度PCB的設(shè)計中，這樣的端接方案會增加PCB的設(shè)計難度。

圖15 三種端接方式的信號波形對比

3.5 阻容端接

為了解決并聯(lián)端接引起的直流功耗大的問題，可以采用阻容端接的方案。阻容端接，即在信號輸入端口位置并聯(lián)一個電阻RD和一個對地的電容CD，如圖16所示。由于對地電容CD隔絕直流的能力，采用這種端接方案可以有效地減小電路直流功耗。阻容端接要求電阻RD的阻抗小于等于傳輸線的特征阻抗，對地電容CD為：

式（9）中，TR為信號的上升時間，Z0為傳輸線的特征阻抗。

圖16 阻容端接示意

圖17為阻容端接在Hyperlynx軟件中的示意圖，其中U9.9為輸出緩沖器，R6為下拉電阻，C1為對地電容，TL5為傳輸線，U10.10為輸入緩沖器。

圖17 阻容端接仿真示意

圖18 不同C1下，RC端接信號波形

當(dāng)并聯(lián)電阻R6的阻抗一定時，隨著C1容值的增加，過沖越來越小，同時，信號的上升速度逐漸變緩。阻容端接并不會影響信號線上的高電平電壓，當(dāng)信號剛到達(dá)阻容端接時，電容C1以時間常數(shù)RC進(jìn)行充電，有電流流過電阻R6，此時電阻R6起到并聯(lián)端接的作用。隨著時間的推移，電容C1兩端的電壓逐漸穩(wěn)定，此時不再有電流流過電阻R6，且接收端的電壓等于輸出端的電壓。

3.6 二極管端接

二極管端接，即在信號輸入端口位置并聯(lián)一個上拉到Vpullup的肖特基二極管SBD1和一個下拉到地的肖特基二極管SBD2，如圖19所示。該端接方法利用了肖特基二極管的快速導(dǎo)通特性以及限幅原理，通常要求二極管的開關(guān)速度至少要比信號上升時間快4倍。由于這種端接方案在實際應(yīng)用中并不常用，所以在此不再贅述。

圖19 二極管端接示意

4 結(jié)束語

隨著汽車控制器上信號速率的提升，如何保證高速電路的信號完整性是每一個汽車電子工程師都需要考慮的問題，而保證信號完整性的一個核心要點就是如何抑制反射。通過仿真軟件Hyperlynx對6種常用的端接方法進(jìn)行仿真驗證，仿真結(jié)果表明，上述的幾種端接方法都可以有效地抑制信號的反射。在實際應(yīng)用中，工程師可以通過選擇合適的端接方法來抑制反射，從而提高產(chǎn)品的可靠性和競爭力。