傅穎潔，李明達(dá)

(中國(guó)電子科技集團(tuán)公司第四十六研究所 天津300220)

0 引言

輕摻硅外延層/重?fù)揭r底結(jié)構(gòu)作為現(xiàn)代電力電子器件的關(guān)鍵支撐材料，通過(guò)外延生長(zhǎng)可以改善原始襯底的晶體質(zhì)量，顯著提升電參數(shù)的一致性，用作有源器件的核心工作區(qū)[1]。重?fù)綉B(tài)襯底至輕摻態(tài)外延層的結(jié)構(gòu)，電阻率數(shù)值需爬升至少2個(gè)數(shù)量級(jí)?；谄骷蛪?、漏電等因素考慮，常規(guī)外延層厚度的數(shù)值通常會(huì)比電阻率數(shù)值高至少1個(gè)數(shù)量級(jí)[2]。因此，隨外延層的沉積，電阻率有足夠的時(shí)間從重?fù)綉B(tài)上升到穩(wěn)定的輕摻態(tài)，工藝實(shí)現(xiàn)相對(duì)容易。但在特殊應(yīng)用領(lǐng)域，迫切需要研發(fā)電阻率數(shù)值接近甚至大于厚度數(shù)值的輕摻硅外延層/重?fù)揭r底結(jié)構(gòu)，即薄層高阻硅外延層。由于所需外延厚度較薄，反應(yīng)時(shí)間被嚴(yán)重縮短，此時(shí)采用常規(guī)外延工藝獲得的電阻率在有限的反應(yīng)時(shí)間內(nèi)難以穩(wěn)定上升到預(yù)設(shè)值，極易受到自摻雜的嚴(yán)重影響，結(jié)構(gòu)難以實(shí)現(xiàn)分布平坦化，工藝穩(wěn)定性較差，最終導(dǎo)致國(guó)內(nèi)技術(shù)指標(biāo)遲遲無(wú)法達(dá)到器件設(shè)計(jì)要求，與國(guó)外同類產(chǎn)品存在顯著差距[3]。

基于外延生長(zhǎng)因素的分析，解決薄層高阻外延生長(zhǎng)工藝參數(shù)均勻性及穩(wěn)定性的難題，尤為關(guān)鍵的是生長(zhǎng)過(guò)程中對(duì)各類自摻雜擾動(dòng)因素的有效抑制，需要在短時(shí)間迅速提升外延層生長(zhǎng)過(guò)程中電阻率的爬升速率，保證有效的外延層厚度。本文通過(guò)重點(diǎn)研究生長(zhǎng)溫度、本征層覆蓋等關(guān)鍵工藝條件對(duì)外延層自摻雜擾動(dòng)的作用機(jī)制，設(shè)計(jì)低溫生長(zhǎng)、本征層覆蓋、氫氣高溫烘焙等工藝手段，實(shí)現(xiàn)了良好的薄層高阻外延層均勻性等綜合指標(biāo)的控制能力，材料產(chǎn)出水平可以滿足設(shè)計(jì)和使用要求。

1 實(shí)驗(yàn)設(shè)備

實(shí)驗(yàn)采用常壓平板式外延系統(tǒng)，由石英鐘罩、圓盤狀石墨基座、高頻加熱線圈等組成。石墨基座表面設(shè)置8個(gè)片坑，每個(gè)片坑內(nèi)可放置直徑150 mm 的硅單晶拋光片，在外延層沉積過(guò)程中基座保持順時(shí)針轉(zhuǎn)動(dòng)，使各片生長(zhǎng)的流場(chǎng)條件保持均勻。外延爐腔體頂部安裝有測(cè)溫探頭，可以實(shí)時(shí)監(jiān)控硅片在整個(gè)工藝過(guò)程中的溫度。

2 外延生長(zhǎng)原材料

所用硅單晶拋光片規(guī)格為N 型＜100＞晶向，厚度為(625±15)μm，電阻率為0.01～0.02 ?·cm，襯底背面包覆4500 ? 的SiO2背封層。所制硅外延層目標(biāo)厚度為(12±2%)μm，電阻率為(28±2%)?·cm，其特征電阻率的數(shù)值已經(jīng)超過(guò)厚度數(shù)值2倍的薄層高阻外延，片內(nèi)距邊緣6 mm 的厚度不均勻性要求低于2%，電阻率不均勻性要求低于2%。

薄層高阻硅外延層因自身參數(shù)特征，均勻性和生長(zhǎng)質(zhì)量的要求控制更為困難，反應(yīng)過(guò)程中對(duì)各類雜質(zhì)的擾動(dòng)更為敏感，氣源純度要求更高。實(shí)驗(yàn)采用純度高于4 N 的SiHCl3作為硅外延層的生長(zhǎng)原料，采用純度高于6 N 的H2作為反應(yīng)氣體，生產(chǎn)過(guò)程中工藝載氣攜帶生長(zhǎng)原料和磷烷摻雜氣源從生長(zhǎng)腔體的一端通入，在化學(xué)反應(yīng)中將SiHCl3還原為Si原子后進(jìn)行外延層的沉積。

3 外延材料性能表征

硅外延層制備完成后需要立即進(jìn)行厚度和電阻率參數(shù)的測(cè)試，其中外延層的厚度由Nicolet IS10型傅里葉變換紅外光譜測(cè)試儀表征。外延層電阻率通過(guò)MCV-530L 型自動(dòng)汞探針電容-電壓測(cè)試系統(tǒng)表征。厚度和電阻率采用標(biāo)準(zhǔn)的5點(diǎn)測(cè)試法，即分別取中心點(diǎn)和2條垂直直徑距邊緣6 mm 的位置。測(cè)試結(jié)果以硅片主參考面位置為上點(diǎn)，采用標(biāo)準(zhǔn)偏差(STD%)表征均勻性的管控水平。

4 結(jié)果與分析

4.1 厚度均勻性控制研究

H2作為硅外延反應(yīng)的反應(yīng)氣體和原料運(yùn)輸載氣，外延層厚度均勻性主要由H2的流量和流速分配方式?jīng)Q定，對(duì)于本實(shí)驗(yàn)所用的PE-3061D平板式外延系統(tǒng)，腔體左側(cè)設(shè)有3路氣體輸運(yùn)通道，即中心區(qū)域設(shè)置氣體通道，左右兩側(cè)再設(shè)置2路氣體通道。通過(guò)調(diào)節(jié)進(jìn)氣流量閥的開(kāi)合度，改變進(jìn)氣流量和流速的分配比，從而對(duì)外延流場(chǎng)狀態(tài)進(jìn)行控制。實(shí)驗(yàn)以中間氣路通道的流量為設(shè)定變量，此時(shí)兩側(cè)的氣流量可自動(dòng)變更為(總工藝氣流量-中路氣流量)/2。本文對(duì)中間氣路通道的H2流量與外延層厚度均勻性的作用關(guān)系如表1所示。

H2流量在各個(gè)進(jìn)氣口的分配組合影響SiHCl3在反應(yīng)室內(nèi)的分壓，進(jìn)而影響了片內(nèi)各局域地區(qū)生長(zhǎng)速率的分布。表1結(jié)果顯示出隨著中路進(jìn)氣流量的持續(xù)增大，外延層厚度在片內(nèi)的分布特征為：片內(nèi)5點(diǎn)厚度不均勻處對(duì)應(yīng)呈現(xiàn)出先減小后增大的趨勢(shì)。此外，當(dāng)中心區(qū)域進(jìn)氣流量增長(zhǎng)至105 slm(L/min，標(biāo)準(zhǔn)狀況)時(shí)，所得外延層厚度不均勻性＜1.5%，已經(jīng)可以實(shí)現(xiàn)均勻的流場(chǎng)反應(yīng)結(jié)構(gòu)。

表1氣流分布特征與外延薄膜厚度均勻性的關(guān)系Tab.1 Relationship between flow distribution and epitaxial film thickness uniformity

4.2 電阻率均勻性控制研究

對(duì)于薄層高阻外延層，其與襯底的電阻率相差至少2個(gè)數(shù)量級(jí)，在較短的反應(yīng)時(shí)間內(nèi)易受各類自摻雜擾動(dòng)影響，相較常規(guī)外延層規(guī)格更加難以控制均勻性，其中生長(zhǎng)溫度直接與吸附于石墨基座、石英腔體系統(tǒng)以及重?fù)揭r底內(nèi)所含雜質(zhì)的揮發(fā)狀態(tài)相關(guān)。實(shí)驗(yàn)中首先將生長(zhǎng)溫度設(shè)定為1040～1100℃，對(duì)應(yīng)的電阻率均勻性結(jié)果如表2所示。實(shí)驗(yàn)結(jié)果表明隨工藝溫度的逐漸升高，外延層電阻率也逐漸升高，并伴隨著均勻性逐漸變差的趨勢(shì)，這可歸因于高溫下主動(dòng)摻雜摻入效率降低，硅外延層中心區(qū)域的阻值因而升高，但同時(shí)邊緣位置受雜質(zhì)的自揮發(fā)效應(yīng)進(jìn)一步加強(qiáng)，高溫下?lián)]發(fā)雜質(zhì)滯留于反應(yīng)氣氛中而無(wú)法帶出腔體，隨后在外延層生長(zhǎng)過(guò)程中重新隨硅原子摻入，從而增加了額外摻雜效率，造成外延層邊緣電阻率的分布不均，均勻性明顯變差。因此，在保證外延層表面質(zhì)量的前提下，需要采用外延低溫生長(zhǎng)工藝。基于實(shí)驗(yàn)結(jié)果，最終選用1040℃的生長(zhǎng)溫度，可兼顧表面質(zhì)量和減弱邊緣區(qū)域自摻雜效應(yīng)的工藝實(shí)驗(yàn)設(shè)計(jì) 目標(biāo)。

表2 生長(zhǎng)溫度對(duì)薄層高阻外延電阻率均勻性的影響Tab.2 Effect of growth temperature on epitaxial resistivity uniformity

表3的實(shí)驗(yàn)結(jié)果表明，襯底背面的SiO2背封層邊緣氧化層去除寬度直接影響襯底邊緣裸硅位置雜質(zhì)的揮發(fā)效果，進(jìn)而影響外延薄膜電阻率均勻性。最初采用的硅襯底片邊緣氧化層的去除寬度＞1.5 mm，邊緣裸露的硅受熱揮發(fā)現(xiàn)象影響，導(dǎo)致外延薄膜邊緣位置電阻率數(shù)值偏低，電阻率不均勻性＞3%；改為邊緣氧化層全部保留的襯底后，雜質(zhì)自揮發(fā)程度明顯減輕，但是，邊緣倒角面殘留的SiO2氧化膜因外延過(guò)程Si置換作用出現(xiàn)多晶顆粒并隨沉積作用而逐漸長(zhǎng)大，在后續(xù)器件工藝過(guò)程中極易自行掉落，難以滿足流片要求。綜合以上2種措施，確定采用背面邊緣氧化層去除寬度＜0.5 mm 的硅襯底片，緩解了雜質(zhì)自揮發(fā)效應(yīng)，可以兼顧襯底自摻雜抑制及保證邊緣光滑度的要求。

表3襯底背封層邊緣去除寬度對(duì)應(yīng)的外延薄膜電阻率均勻性Tab.3 Uniformity of epitaxial film resistivity corresponding to removal width of backside edge oxide

石墨基座作為硅外延薄膜的生長(zhǎng)載體，若在反應(yīng)過(guò)程中釋放雜質(zhì)將留存于滯留層中，后續(xù)在外延生長(zhǎng)過(guò)程中混入生長(zhǎng)氣氛將直接影響硅外延薄膜邊緣位置的電阻率均勻性。本文在襯底裝片前預(yù)先采用高純度高流量SiHCl3給基座表面包覆一定厚度的無(wú)摻雜多晶硅，對(duì)表面雜質(zhì)實(shí)施掩蔽，但是一旦包硅厚度過(guò)度，將容易使襯底片背面吸附過(guò)多的硅顆粒，并導(dǎo)致背面平整度變差。實(shí)驗(yàn)中設(shè)計(jì)采用0～2 μm 的基座包硅厚度，其對(duì)外延電阻率均勻性的影響效果如表4所示。

采用無(wú)包硅條件生長(zhǎng)的外延薄膜受自摻雜影響非常嚴(yán)重，片內(nèi)邊緣電阻率嚴(yán)重偏低造成不均勻性高于3%。當(dāng)包硅厚度設(shè)計(jì)為2 μm 時(shí)，在掩蔽基座雜質(zhì)的同時(shí)，基座上沉積的多晶硅層通過(guò)質(zhì)量轉(zhuǎn)移效應(yīng)封閉襯底邊緣的裸露硅層，顯著減緩了雜質(zhì)逸出，使邊緣均勻性得到改善，獲得的外延薄膜電阻率不均勻性在2%以下。

表4 基座不同預(yù)包硅厚度對(duì)應(yīng)的外延電阻率均勻性Tab.4 Uniformity of epitaxial resistivity with different thicknesses of pre-coa ting silicon on substrate

5 結(jié)論

本文在常規(guī)外延工藝的基礎(chǔ)上，根據(jù)重?fù)揭r底薄層高阻硅外延片參數(shù)控制的特點(diǎn)，綜合運(yùn)用低溫本征、基座包硅等工藝，成功完成了對(duì)外延形貌、厚度及電阻率均勻性參數(shù)的優(yōu)化控制。采用改進(jìn)后的外延工藝方法，外延層的厚度片內(nèi)一致性指標(biāo)均優(yōu)于1.5%，電阻率片內(nèi)一致性指標(biāo)均優(yōu)于2%，達(dá)到了一致性指標(biāo)的要求。