徐良偉

【摘要】? ? 嵌入式系統(tǒng)系統(tǒng)設(shè)計較為復(fù)雜，其中涉及到諸多內(nèi)容，如何對系統(tǒng)進行低功耗設(shè)計，則是設(shè)計的重點和難點所在。究其根本，嵌入式系統(tǒng)并不具備持久電源供應(yīng)支持，多是選擇電池為系統(tǒng)提供電力支持，并且很多的嵌入式系統(tǒng)均會受到質(zhì)量、體積等因素限制，因此無法提供大電量支持。嵌入式系統(tǒng)運行中，部件產(chǎn)生能量也會加劇功耗，為了解決散熱問題會進一步加劇系統(tǒng)功耗。關(guān)于嵌入式系統(tǒng)的低功耗設(shè)計，需要綜合考量集成電路工藝、硬件和軟件等內(nèi)容，設(shè)計最佳的低功耗方案。本文就嵌入式系統(tǒng)低功耗設(shè)計展開分析，在分析導致功耗大的因素基礎(chǔ)上，結(jié)合原理選擇最佳的低功耗設(shè)計方法，以求提升設(shè)計有效性。

【關(guān)鍵詞】? ? 低功耗設(shè)計? ? 嵌入式系統(tǒng)? ?電磁干擾? ? 電池驅(qū)動

嵌入式系統(tǒng)的持續(xù)發(fā)展和完善，憑借其優(yōu)勢逐漸成為電子信息產(chǎn)業(yè)中不可或缺的組成部分，尤其是GPS、智能手機和PDA等產(chǎn)品的涌現(xiàn)應(yīng)用，嵌入式系統(tǒng)設(shè)計優(yōu)化則受到了工程重點關(guān)注的內(nèi)容。低功耗設(shè)計是嵌入式系統(tǒng)設(shè)計重點和難點，對設(shè)計人員的挑戰(zhàn)較大，需要契合實際情況編制合理的低功耗設(shè)計方案。降低系統(tǒng)功耗，可以滿足電池驅(qū)動需要，縮短電池更換周期，提升系統(tǒng)運行性能，節(jié)能降耗、保護環(huán)境。同時，現(xiàn)場總線領(lǐng)域中通過低功耗設(shè)計，是實現(xiàn)本安要求、解決電磁干擾的有效途徑，對于嵌入式系統(tǒng)高性能運行具有積極作用。

一、 嵌入式系統(tǒng)功耗的產(chǎn)生的原因分析

1.1集成電路功耗

導致嵌入式系統(tǒng)的原因多樣，其中集成電路功耗較為常見，具體可以劃分為CMOS和TTL兩種類型，只要有電流通過就會出現(xiàn)功耗。

1.電路中開關(guān)功耗，是電容充放電形成，公式為：

其中Vdd是電源電壓，α是活動因子，C是充放電電容，f是開關(guān)頻率。

2.短路功耗，是開關(guān)聯(lián)通電源時，到地形成通路導致，公式為：

其中，W是晶體管寬度，是電壓與工藝決定參數(shù)，是輸入信號升降具體時間，f是頻率。

3.動靜態(tài)功耗。電路在高低壓水平時，電路所產(chǎn)生的功耗較為平穩(wěn)，即靜態(tài)功耗;電路翻轉(zhuǎn)中的功耗，電路翻轉(zhuǎn)瞬間產(chǎn)生較大電流，存在跳變沿，屬于動態(tài)功耗范疇[1]。市場上多數(shù)電路為CMOS工藝，主要考慮的是動態(tài)功耗，靜態(tài)功耗幾乎可以忽略，如何有效降低功耗則需要從動動態(tài)功耗方面著手解決。

4.漏電功耗。此種功耗類型，多是反向偏壓電流與亞閾值導致，由于CMOS工藝制作的電路，不會產(chǎn)生較大的功耗，不需要納入考量。

1.2有源器件功耗與電阻功耗

一般情況下，寄生元件與負載器件功耗，在轉(zhuǎn)換開關(guān)時會產(chǎn)生較大的電壓與電流，不可避免的增加功耗。內(nèi)部與外部電容充放電的功耗，是目前電路中最大功耗[2]。

二、 硬件低功耗設(shè)計

2.1低功耗器件

硬件低功耗設(shè)計，選擇低功耗器件是一個有效降耗方法，多數(shù)半導體工藝為CMOS工藝與TTL工藝，前者功耗低，憑借其優(yōu)勢廣泛應(yīng)用在電路中?；贑MOS工藝的電路，閑置輸入端不用懸空，可能存在感應(yīng)信號影響到高低電平轉(zhuǎn)換，如果轉(zhuǎn)換高低電平會產(chǎn)生一定功耗。另外，嵌入式系統(tǒng)的硬件核心為處理器，處理器運行功率大，為了減少電能損耗，應(yīng)優(yōu)先選擇低功耗處理器[3]。低功耗訪存部件、低功耗通信收發(fā)器和外圍電路，多方面降低嵌入式系統(tǒng)功耗，滿足系統(tǒng)運行需要。

2.2低功耗電路形式

實現(xiàn)某一功能并非只有一種電路形式，低功耗電路形式可以選擇大規(guī)模集成電路或小規(guī)模集成電路、分立元件實現(xiàn)，減少元器件數(shù)量，相應(yīng)的嵌入式系統(tǒng)功耗隨之將[4]?；诖?，優(yōu)先選擇高集成度的元器件，使用少量的原件起到減少功耗作用。

2.3單電源和低電壓供電

部分模擬電路可以選擇單電源或是正負電源等供電方式，優(yōu)先選擇雙電源供電方式，具有輸出對地輸出信號的功能，而高電源電壓的動態(tài)范圍較大，盡管性能高，但是卻會產(chǎn)生較大的功耗。如，放大器LM324，單電源電壓5V～30V，如果電源電壓10V，功耗大概在90mW左右;電源電壓15V，功耗則是220mW。從中可以看出，越低的供電壓，器件的功耗越低，在低功耗設(shè)計中也可以選擇小信號電路，用于降低功耗作用[5]。

2.4分區(qū)/分時供電技術(shù)

由于嵌入式系統(tǒng)特性，構(gòu)成多樣，為了降低系統(tǒng)功耗，基于分區(qū)/分時供電技術(shù)可以有效降低系統(tǒng)能耗，部分電流休眠，只需要保留工作部分電源即可，其他不工作電源關(guān)閉，以此來起到降低能耗作用。

2.5電源管理單元設(shè)計

處理器是系統(tǒng)重要元器件，高性能運作時所產(chǎn)生的功耗較大，待機運行狀態(tài)所產(chǎn)生的功耗不高。一般情況下，主要有掉電方式和空閑方式兩種待機形式。前者是停止處理器運行，中斷也不會快速相應(yīng)，復(fù)位后才可以轉(zhuǎn)變掉電方式;后者基于中斷發(fā)生推出，外部事件供給中斷。嵌入式系統(tǒng)運行中，降低系統(tǒng)功耗，如果發(fā)現(xiàn)CPU正處于空轉(zhuǎn)狀態(tài)，可以調(diào)整為空閑方式來降低系統(tǒng)整體功耗，如果有外部事件出現(xiàn)，基于事件的中斷信號來調(diào)整CPU正常運行。如果正處于掉電方式狀態(tài)，需要選擇復(fù)位信號喚醒，系統(tǒng)方可正常運行[6]。

2.6 I/O引腳供電

輸出引腳輸出高電平，所產(chǎn)生的電流大概為20mA，可以作為電源支持某些電路運行。如果外部器件功耗低于處理器I/O引腳高電平輸出電流，才可以保證電路正常。

2.7智能電源設(shè)計

低功耗設(shè)計的一個重點，即智能電源設(shè)計，可以兼顧系統(tǒng)性能和功耗問題，是一種現(xiàn)代化信息技術(shù)發(fā)展而衍生的技術(shù)。在嵌入式系統(tǒng)中引入智能檢測和預(yù)測功能，依據(jù)實際需要選擇多樣化電源供電方式來降低功耗[7]。對于市面上常見的筆記本電腦而言，在電源管理方面多選擇智能電源設(shè)計方案，如，AMD公司為Power Now技術(shù)，Intel公司實行Speed Step技術(shù)，盡管不同技術(shù)內(nèi)容有所差異，但其本質(zhì)的運作原理是相同的。對于選擇Speed Step技術(shù)的筆記本電腦，系統(tǒng)可以結(jié)合運行環(huán)境來動態(tài)調(diào)整CPU運行速度，在滿足計算機運行需要同時減少功耗。如果有外接電源，CPU可以按照正常電壓或頻率運行，如果是電池供電，系統(tǒng)會智能調(diào)整CPU主頻率與電壓，以低壓狀態(tài)運行，盡可能減少功耗，延長電池可使用時間。

2.8處理器時鐘頻率降低

此種方式，主要是由于處理器功耗同時鐘頻率存在密切聯(lián)系，多數(shù)的處理器有正常模式、休眠模式、空閑模式和關(guān)機模式，不同模式功耗有所不同。

CPU高性能運行下，其功耗遠遠超過其他幾種模式，如何降低系統(tǒng)功耗，即系統(tǒng)正常運行模式所消耗的功耗少于休眠和空閑模式。系統(tǒng)高性能運行中，可以調(diào)整CPU參數(shù)在空閑狀態(tài)，中斷喚醒CPU，逐步恢復(fù)正常模式，快速應(yīng)急響應(yīng)，再進入空閑模式。系統(tǒng)低功耗設(shè)計中，結(jié)合具體處理需要減少處理器時鐘頻率，以此來起到降低功耗的作用。

三、 嵌入式系統(tǒng)軟件低功耗設(shè)計

3.1快速算法

嵌入式系統(tǒng)運行中對于數(shù)字信號的處理，可以選擇快速算法予以處理，降低系統(tǒng)功耗。如，F(xiàn)FT與快速卷積，運算時間減少，功耗隨之降低。精度允許下使用簡單函數(shù)計算即可獲取相近數(shù)值，用于減少功耗。

3.2選擇中斷驅(qū)動技術(shù)優(yōu)化軟件設(shè)計

軟件設(shè)計中，系統(tǒng)初始化主程序僅僅是外部設(shè)備和寄存器等期間初始化，初始化后系統(tǒng)即進行低功耗運行狀態(tài)，CPU控制設(shè)備與中斷輸入端連接。外設(shè)有事件產(chǎn)生，會有中斷信號出現(xiàn)，CPU從節(jié)電狀態(tài)轉(zhuǎn)換為事件處理狀態(tài)，處理后又再次進入節(jié)電狀態(tài)。

3.3編譯低功耗技術(shù)

基于編譯技術(shù)優(yōu)化系統(tǒng)設(shè)計，可以起到減少系統(tǒng)功耗作用，主要是由于不同軟件算法的消耗時間不同，盡管可以實現(xiàn)同一功能，也會由于指令不同功耗不同。因此，選用匯編語言開發(fā)系統(tǒng)選擇功率小的算法以及消耗時間短的指令，優(yōu)化系統(tǒng)設(shè)計，以此來降低系統(tǒng)功耗。

3.4延時程序設(shè)計

基于延時程序設(shè)計，具體表現(xiàn)形式有硬件定時器延時和軟件延時兩種方法。通常情況下，硬件定時器延時方法較為常見，在降低功耗同時有效提升程序運行效率。究其根本，嵌入式處理器待機模式狀態(tài)下，調(diào)整CPU進入到停止運行狀態(tài)，定時器正常工作降低功耗。調(diào)用延時程序，CPU進入待機狀態(tài)，定時器倒計時，到達預(yù)設(shè)時間后喚醒CPU。這樣控制CPU空閑時停止運行，可以起到降低功耗的作用，效果顯著。

四、結(jié)束語

綜上所述，嵌入式系統(tǒng)設(shè)計優(yōu)化中，為了保證系統(tǒng)正常運行同時，降低系統(tǒng)功耗，盡可能延長電池使用時間，需要多方考慮增加功耗因素，多角度分析系統(tǒng)運行條件，選擇最優(yōu)的低功耗設(shè)計方案，進而實現(xiàn)節(jié)能降耗目標。

參? 考? 文? 獻

[1]王俊，譚榮華.基于嵌入式技術(shù)的超低功耗紅外光通信系統(tǒng)設(shè)計[J].激光雜志，2020，41（03）：177-181.

[2]孫紅軍.艦船嵌入式電子系統(tǒng)低功耗可靠性測試模型分析[J].艦船科學技術(shù)，2020，42（02）：178-180.

[3]王穎.CEVA：嵌入式系統(tǒng)必須滿足高性能和低功耗的要求[J].中國電子商情（基礎(chǔ)電子），2019（12）：44-45.

[4]單祥茹.重大變革：瑞薩電子正在將嵌入式系統(tǒng)優(yōu)勢轉(zhuǎn)化到物聯(lián)網(wǎng)領(lǐng)域[J].中國電子商情（基礎(chǔ)電子），2019（04）：13-15.

[5]尹汪宏，李媛媛，徐瑩，蘇警.基于GPRS遠程通信的嵌入式低功耗數(shù)據(jù)采集系統(tǒng)設(shè)計[J].安徽電子信息職業(yè)技術(shù)學院學報，2017，16（04）：14-16.

[6]張瑞峰，馬文杰.一種改進算法的低功耗嵌入式系統(tǒng)代碼壓縮設(shè)計[J].微電子學與計算機，2016，33（05）：85-88.

[7]朱賀飛，陸超，周曉方，閔昊，周電.針對嵌入式系統(tǒng)的低功耗存儲器管理單元設(shè)計[J].計算機工程，2017，21（05）：226-228.